【技術實現步驟摘要】
本專利技術涉及半導體集成電路制造領域，特別涉及一種半導體器件及其制造方法。
技術介紹
1、在rf-soi工藝中，會形成貫穿淺溝槽隔離結構和絕緣埋層的導電結構，通過導電結構將頂層半導體層上方的金屬互連結構與絕緣埋層下方的下層襯底(富陷阱層，如多晶硅層)電連接，以將半導體層上方的游離電荷導入到下層襯底中，進而降低游離電荷對器件的干擾。
2、但是，制作導電結構的過程中存在如下問題：
3、在刻蝕形成源/漏極區上的接觸插塞所在的接觸孔之后，執行導電結構所在的通孔的光刻工藝時，光刻膠會進入接觸孔中，導致后續灰化去除光刻膠時可能會在接觸孔內殘留灰化光刻膠產生的副產物，進而導致對接觸孔的尺寸產生影響。
4、因此，需要對導電結構的制造工藝進行改進，以解決上述問題。
技術實現思路
1、本專利技術的目的在于提供一種半導體器件及其制造方法，能夠避免形成導電結構的工藝對接觸插塞的結構產生影響，且能降低形成導電結構的工藝難度。
2、為實現上述目的，本專利技術提供了一種半導體器件的制造方法，包括：
3、提供一soi襯底，所述soi襯底包括自下向上的下層襯底、絕緣埋層和半導體層；
4、形成柵極層和第一導電結構，所述柵極層形成于所述半導體層上，所述第一導電結構貫穿所述半導體層和所述絕緣埋層以與所述下層襯底電連接，所述第一導電結構與所述半導體層絕緣；
5、形成源極區和漏極區于所述柵極層兩側的所述半導體層中；
6、形成層間介
7、形成接觸插塞于所述源極區和所述漏極區上的所述層間介質層中，同時形成第二導電結構于所述第一導電結構上的所述層間介質層中。
8、可選地，所述半導體層中形成有淺溝槽隔離結構，所述淺溝槽隔離結構貫穿所述半導體層，所述第一導電結構貫穿所述淺溝槽隔離結構和所述絕緣埋層。
9、可選地，所述柵極層與所述第一導電結構同時形成。
10、可選地，所述柵極層與所述第一導電結構的材質為金屬或多晶硅。
11、可選地，所述柵極層與所述第一導電結構的材質為多晶硅，在形成所述層間介質層于所述半導體層上之前，所述半導體器件的制造方法還包括：
12、形成金屬硅化物層于所述柵極層、所述源極區、所述漏極區和所述第一導電結構的上表面。
13、可選地，所述下層襯底包括自下向上的基底和富陷阱層，所述第一導電結構與所述富陷阱層電連接。
14、本專利技術還提供一種半導體器件，包括：
15、soi襯底，包括自下向上的下層襯底、絕緣埋層和半導體層；
16、柵極結構，形成于所述半導體層上；
17、第一導電結構，貫穿所述半導體層和所述絕緣埋層以與所述下層襯底電連接，所述第一導電結構與所述半導體層絕緣；
18、源極區和漏極區，形成于所述柵極結構兩側的所述半導體層中；
19、層間介質層，形成于所述半導體層上，所述層間介質層覆蓋所述柵極結構、所述第一導電結構、所述源極區和所述漏極區；
20、接觸插塞，形成于所述源極區和所述漏極區上的所述層間介質層中；
21、第二導電結構，形成于所述第一導電結構上的所述層間介質層中。
22、可選地，所述半導體層中形成有淺溝槽隔離結構，所述淺溝槽隔離結構貫穿所述半導體層，所述第一導電結構貫穿所述淺溝槽隔離結構和所述絕緣埋層。
23、可選地，所述柵極結構包括自下向上的柵介質層和柵極層，所述柵極層與所述第一導電結構的材質相同。
24、可選地，所述柵極層與所述第一導電結構的材質為金屬或多晶硅。
25、可選地，所述第一導電結構的材質為多晶硅，所述第一導電結構上表面形成有金屬硅化物層，所述第二導電結構通過所述金屬硅化物層與所述第一導電結構連接。
26、可選地，所述下層襯底包括自下向上的基底和富陷阱層，所述第一導電結構與所述富陷阱層電連接。
27、與現有技術相比，本專利技術的技術方案具有以下有益效果：
28、1、本專利技術的半導體器件的制造方法，通過形成柵極層和第一導電結構，所述柵極層形成于所述半導體層上，所述第一導電結構貫穿所述半導體層和所述絕緣埋層以與所述下層襯底電連接，所述第一導電結構與所述半導體層絕緣；形成源極區和漏極區于所述柵極層兩側的所述半導體層中；形成層間介質層于所述半導體層上，所述層間介質層覆蓋所述柵極層、所述第一導電結構、所述源極區和所述漏極區；形成接觸插塞于所述源極區和所述漏極區上的所述層間介質層中，同時形成第二導電結構于所述第一導電結構上的所述層間介質層中。使得能夠避免形成導電結構的工藝對接觸插塞的結構產生影響，且能降低形成導電結構的工藝難度。
29、2、本專利技術的半導體器件，由于包括：soi襯底，包括自下向上的下層襯底、絕緣埋層和半導體層；柵極結構，形成于所述半導體層上；第一導電結構，貫穿所述半導體層和所述絕緣埋層以與所述下層襯底電連接，所述第一導電結構與所述半導體層絕緣；源極區和漏極區，形成于所述柵極結構兩側的所述半導體層中；層間介質層，形成于所述半導體層上，所述層間介質層覆蓋所述柵極結構、所述第一導電結構、所述源極區和所述漏極區；接觸插塞，形成于所述源極區和所述漏極區上的所述層間介質層中；第二導電結構，形成于所述第一導電結構上的所述層間介質層中。使得能夠避免形成導電結構的工藝對接觸插塞的結構產生影響，且能降低形成導電結構的工藝難度。
本文檔來自技高網...【技術保護點】
1.一種半導體器件的制造方法，其特征在于，包括：
2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述半導體層中形成有淺溝槽隔離結構，所述淺溝槽隔離結構貫穿所述半導體層，所述第一導電結構貫穿所述淺溝槽隔離結構和所述絕緣埋層。
3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述柵極層與所述第一導電結構同時形成。
4.如權利要求1所述的半導體器件的制造方法，其特征在于，所述柵極層與所述第一導電結構的材質為金屬或多晶硅。
5.如權利要求1所述的半導體器件的制造方法，其特征在于，所述柵極層與所述第一導電結構的材質為多晶硅，在形成所述層間介質層于所述半導體層上之前，所述半導體器件的制造方法還包括：
6.如權利要求1-5任一項所述的半導體器件的制造方法，其特征在于，所述下層襯底包括自下向上的基底和富陷阱層，所述第一導電結構與所述富陷阱層電連接。
7.一種半導體器件，其特征在于，包括：
8.如權利要求7所述的半導體器件，其特征在于，所述半導體層中形成有淺溝槽隔離結構，所述淺溝槽隔離結構貫穿所述
9.如權利要求7所述的半導體器件，其特征在于，所述柵極結構包括自下向上的柵介質層和柵極層，所述柵極層與所述第一導電結構的材質相同。
10.如權利要求9所述的半導體器件，其特征在于，所述柵極層與所述第一導電結構的材質為金屬或多晶硅。
11.如權利要求7所述的半導體器件，其特征在于，所述第一導電結構的材質為多晶硅，所述第一導電結構上表面形成有金屬硅化物層，所述第二導電結構通過所述金屬硅化物層與所述第一導電結構連接。
12.如權利要求7-11任一項所述的半導體器件，其特征在于，所述下層襯底包括自下向上的基底和富陷阱層，所述第一導電結構與所述富陷阱層電連接。
...【技術特征摘要】
1.一種半導體器件的制造方法，其特征在于，包括：
2.如權利要求1所述的半導體器件的制造方法，其特征在于，所述半導體層中形成有淺溝槽隔離結構，所述淺溝槽隔離結構貫穿所述半導體層，所述第一導電結構貫穿所述淺溝槽隔離結構和所述絕緣埋層。
3.如權利要求1所述的半導體器件的制造方法，其特征在于，所述柵極層與所述第一導電結構同時形成。
4.如權利要求1所述的半導體器件的制造方法，其特征在于，所述柵極層與所述第一導電結構的材質為金屬或多晶硅。
5.如權利要求1所述的半導體器件的制造方法，其特征在于，所述柵極層與所述第一導電結構的材質為多晶硅，在形成所述層間介質層于所述半導體層上之前，所述半導體器件的制造方法還包括：
6.如權利要求1-5任一項所述的半導體器件的制造方法，其特征在于，所述下層襯底包括自下向上的基底和富陷阱層，所述第一導電結構與所述富陷阱層電連接。
【專利技術屬性】
技術研發人員：徐瑞璋，王瓊，潘冬，
申請(專利權)人：武漢新芯集成電路股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。