System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內(nèi)的位置。 參數(shù)名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)屬于半導(dǎo)體器件,特別涉及一種基于電吸收調(diào)制器的2.5d/3d光電共封裝裝置及其制備方法。
技術(shù)介紹
1、隨著云計算、chatgpt、人工智能(ai)等新興業(yè)務(wù)的迅猛發(fā)展,對高性能計算數(shù)據(jù)傳輸與處理需求急劇增長光互連(光io)應(yīng)運而生,其是利用光連接實現(xiàn)計算芯片間互連的新興架構(gòu),具有超大帶寬、超快傳輸速率和高抗干擾性等優(yōu)點。形成這種光互連架構(gòu)的光子集成電路(photonics?integrated?circuits,pics)芯片和微電子集成電路(electronicsintegrated?circuits,eics)芯片、封裝基板/印刷電路板(printed?circuit?board,pcb)之間需要形成有效信號互聯(lián)。3d的封裝方案是通過三維堆疊的方式實現(xiàn)eic與pic的集成,eic和pic之間通過micro?bump進行連接,pic通過引線鍵合與pcb板互連,或直接在pic中形成tsv,通過tsv直接與基板互聯(lián),此時pic也起到轉(zhuǎn)接板的作用。該方案進一步提升了集成度,并且可靠性更高。所以基于tsv和轉(zhuǎn)接板的2.5d/3d封裝方案是面向光io的最有競爭力的先進封裝技術(shù)。除此之外,對于pic部分大多數(shù)公司采用微環(huán)調(diào)制器與driver作為光互連的信號發(fā)生端。其體積小功耗低,但工作波長范圍小,且對溫度變化十分敏感,需要復(fù)雜的溫度反饋控制電路,難度較高。而鍺硅探測器同樣具備尺寸小、功耗低的優(yōu)勢,且其工作波長范圍比微環(huán)調(diào)制器大。使用電吸收調(diào)制器的同時通過波分復(fù)用技術(shù)拓寬單光纖通道數(shù),為光io提供了新的思路。
2、c
技術(shù)實現(xiàn)思路
1、本專利技術(shù)所要解決的技術(shù)問題是提供一種基于電吸收調(diào)制器的2.5d/3d光電共封裝裝置及其制備方法,該裝置采用鍺硅電吸收調(diào)制器和鍺探測器作為發(fā)射和接收的核心器件,引入波分復(fù)用技術(shù)提升單光纖容量,實現(xiàn)多通道并行傳輸。
2、本專利技術(shù)提供了一種基于電吸收調(diào)制器的2.5d/3d光電共封裝裝置,包括鍺硅電吸收調(diào)制器;所述鍺硅電吸收調(diào)制器包括硅襯底、位于所述硅襯底之上的二氧化硅上包層;位于所述二氧化硅上包層之上且被所述二氧化硅上包層包覆的脊波導(dǎo);所述脊波導(dǎo)中部設(shè)有中間脊波導(dǎo);在所述中間脊波導(dǎo)中部設(shè)有p型硅輕摻雜區(qū)和n型硅輕摻雜區(qū),以及位于所述中間脊波導(dǎo)兩端的p型硅重摻雜區(qū)和n型硅重摻雜區(qū);所述p型硅輕摻雜區(qū)和n型硅輕摻雜區(qū)的中部設(shè)有凹槽,所述凹槽的中部設(shè)有硅鍺波導(dǎo)以及位于所述硅鍺波導(dǎo)兩端的p型鍺硅輕摻雜區(qū)和n型鍺硅輕摻雜區(qū);位于所述中間脊波導(dǎo)上方設(shè)有tin加熱器和sin波導(dǎo)。
3、優(yōu)選地,所述p型硅重摻雜區(qū)、n型硅重摻雜區(qū)、tin加熱器均連接有金屬電極。
4、優(yōu)選地,所述鍺硅電吸收調(diào)制器的左右兩側(cè)還設(shè)有硅通孔。
5、優(yōu)選地,所述硅通孔沉積有微凸點。
6、進一步地,所述鍺硅電吸收調(diào)制器的上下兩側(cè)還設(shè)有鈍化保護層。
7、進一步地,所述鍺硅電吸收調(diào)制器和鈍化保護層之間設(shè)有rdl層。
8、進一步地,所述鍺硅電吸收調(diào)制器的中部還包括阻擋層。
9、本專利技術(shù)還提供了一種基于電吸收調(diào)制器的2.5d/3d光電共封裝裝置的制備方法,包括如下步驟:
10、(1)首先在soi襯底上進行刻蝕,頂層硅被刻蝕成脊波導(dǎo);采用離子注入的工藝對脊波導(dǎo)進行p-si、n-si、p++-si和n++-si的摻雜,在摻雜好的脊波導(dǎo)中刻蝕出凹槽,并在凹槽處通過減壓化學(xué)氣相沉積方式外延生長硅鍺波導(dǎo),并通過化學(xué)機械拋光進行拋光;然后在硅鍺波導(dǎo)中分別摻雜p型鍺硅輕摻雜區(qū)和n型鍺硅輕摻雜區(qū),最后覆蓋二氧化硅上包層并制備tin加熱器和sin波導(dǎo),得到鍺硅電吸收調(diào)制器;
11、(2)對得到的鍺硅電吸收調(diào)制器進行二氧化硅介質(zhì)刻蝕,隨后依次進行tsv通孔蝕刻、氧化物介質(zhì)鈍化層、阻擋層和種子層沉積、tsv電鍍和平坦化、不同金屬層的通孔蝕刻、tsv和正面rdl層電鍍、正面微凸點電鍍、臨時鍵合、襯底減薄、背面tsv露頭、背面rdl層電鍍、背面微凸點工藝以及解鍵合工藝,得到基于電吸收調(diào)制器的2.5d/3d光電共封裝裝置。
12、本專利技術(shù)還提供了一種基于電吸收調(diào)制器的2.5d/3d光電共封裝裝置在面向光互聯(lián)中的應(yīng)用。
13、有益效果
14、(1)本專利技術(shù)通過面向高性能計算的光互連架構(gòu)設(shè)計、利用波分復(fù)用技術(shù)拓寬單光纖通道數(shù)、多波長下穩(wěn)定工作的高性能鍺硅電吸收調(diào)制器設(shè)計、帶有高質(zhì)量選擇性外延生長的單晶鍺硅材料的有源轉(zhuǎn)接板工藝開發(fā),實現(xiàn)面向光io的高速率、大帶寬、小體積的tsv有源硅轉(zhuǎn)接板2.5d/3d光引擎。
15、(2)本專利技術(shù)提出采用鍺硅電吸收調(diào)制器與tsv先進封裝技術(shù)相結(jié)合的技術(shù)方案,具有尺寸小,功耗低的優(yōu)勢,從而有利于實現(xiàn)體積小、集成度高的光引擎。
16、(3)本專利技術(shù)提出采用差分驅(qū)動的差分鍺硅電吸收調(diào)制器進一步抑制共模噪聲和干擾。
17、(4)本專利技術(shù)采用集成片上tin加熱器的鍺硅電吸收調(diào)制器,拓寬工作波長范圍,通過波分復(fù)用技術(shù)實現(xiàn)多通道傳輸,并通過電芯片中的反饋控制電路調(diào)節(jié)實現(xiàn)鍺硅電吸收調(diào)制器在多波長下的穩(wěn)定工作。
18、(5)本專利技術(shù)提出的2.5d/3d封裝方案集成度更高,電芯片直接倒裝焊鍵合在光芯片上,再通過tsv與基板相連,實現(xiàn)短距離互連。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種基于電吸收調(diào)制器的2.5D/3D光電共封裝裝置,其特征在于:包括鍺硅電吸收調(diào)制器(1);所述鍺硅電吸收調(diào)制器(1)包括硅襯底(101)、位于所述硅襯底(101)之上的二氧化硅上包層(102);位于所述二氧化硅上包層(102)之上且被所述二氧化硅上包層(102)包覆的脊波導(dǎo)(112);所述脊波導(dǎo)(112)中部設(shè)有中間脊波導(dǎo)(112-1);在所述中間脊波導(dǎo)(112-1)中部設(shè)有P型硅輕摻雜區(qū)(103)和N型硅輕摻雜區(qū)(104),以及位于所述中間脊波導(dǎo)(112-1)兩端的P型硅重摻雜區(qū)(105)和N型硅重摻雜區(qū)(106);所述P型硅輕摻雜區(qū)(103)和N型硅輕摻雜區(qū)(104)的中部設(shè)有凹槽,所述凹槽的中部設(shè)有硅鍺波導(dǎo)(107)以及位于所述硅鍺波導(dǎo)(107)兩端的P型鍺硅輕摻雜區(qū)(108)和N型鍺硅輕摻雜區(qū)(109);位于所述中間脊波導(dǎo)(112-1)上方設(shè)有TiN加熱器(110)和SiN波導(dǎo)(111)。
2.根據(jù)權(quán)利要求1所述的2.5D/3D光電共封裝裝置,其特征在于:所述P型硅重摻雜區(qū)(105)、N型硅重摻雜區(qū)(106)、TiN加熱器(110)均連接有金屬電極(2)
3.根據(jù)權(quán)利要求1所述的2.5D/3D光電共封裝裝置,其特征在于:所述鍺硅電吸收調(diào)制器(1)的左右兩側(cè)還設(shè)有硅通孔(3)。
4.根據(jù)權(quán)利要求1所述的2.5D/3D光電共封裝裝置,其特征在于:所述硅通孔(3)沉積有微凸點(7)。
5.根據(jù)權(quán)利要求1所述的2.5D/3D光電共封裝裝置,其特征在于:所述鍺硅電吸收調(diào)制器(1)的上下兩側(cè)還設(shè)有鈍化保護層(6)。
6.根據(jù)權(quán)利要求5所述的2.5D/3D光電共封裝裝置,其特征在于:所述鍺硅電吸收調(diào)制器(1)和鈍化保護層(6)之間設(shè)有RDL層(4)。
7.根據(jù)權(quán)利要求1所述的2.5D/3D光電共封裝裝置,其特征在于:所述鍺硅電吸收調(diào)制器(1)的中部還包括阻擋層(5)。
8.一種基于電吸收調(diào)制器的2.5D/3D光電共封裝裝置的制備方法,包括如下步驟:
9.一種如權(quán)利要求1-7任一所述的基于電吸收調(diào)制器的2.5D/3D光電共封裝裝置在面向光互聯(lián)中的應(yīng)用。
...【技術(shù)特征摘要】
1.一種基于電吸收調(diào)制器的2.5d/3d光電共封裝裝置,其特征在于:包括鍺硅電吸收調(diào)制器(1);所述鍺硅電吸收調(diào)制器(1)包括硅襯底(101)、位于所述硅襯底(101)之上的二氧化硅上包層(102);位于所述二氧化硅上包層(102)之上且被所述二氧化硅上包層(102)包覆的脊波導(dǎo)(112);所述脊波導(dǎo)(112)中部設(shè)有中間脊波導(dǎo)(112-1);在所述中間脊波導(dǎo)(112-1)中部設(shè)有p型硅輕摻雜區(qū)(103)和n型硅輕摻雜區(qū)(104),以及位于所述中間脊波導(dǎo)(112-1)兩端的p型硅重摻雜區(qū)(105)和n型硅重摻雜區(qū)(106);所述p型硅輕摻雜區(qū)(103)和n型硅輕摻雜區(qū)(104)的中部設(shè)有凹槽,所述凹槽的中部設(shè)有硅鍺波導(dǎo)(107)以及位于所述硅鍺波導(dǎo)(107)兩端的p型鍺硅輕摻雜區(qū)(108)和n型鍺硅輕摻雜區(qū)(109);位于所述中間脊波導(dǎo)(112-1)上方設(shè)有tin加熱器(110)和sin波導(dǎo)(111)。
2.根據(jù)權(quán)利要求1所述的2.5d/3d光電共封裝裝置,其特征在于:所述p型硅重摻雜區(qū)(105)、n型硅重摻雜區(qū)(...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員:蔡艷,代德華,王書曉,
申請(專利權(quán))人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所,
類型:發(fā)明
國別省市:
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。