【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及cmos數(shù)模混合集成電路領(lǐng)域，特別涉及高速模數(shù)轉(zhuǎn)換器(adc)電路系統(tǒng)時(shí)鐘占空比調(diào)節(jié)技術(shù)。
技術(shù)介紹
1、在高速高精度adc中，為確保外部時(shí)鐘源對系統(tǒng)性能的影響足夠小，必須為采樣電路提供低抖動(dòng)的時(shí)鐘信號(hào)。通常情況下，由于外部晶體振蕩器只有在小于50mhz時(shí)，才能產(chǎn)生比較精確的時(shí)鐘信號(hào)，無法滿足高速adc對采樣時(shí)鐘信號(hào)的低抖動(dòng)要求，需要在adc內(nèi)部提供低抖動(dòng)的時(shí)鐘占空比穩(wěn)定電路，對外部輸入的高速時(shí)鐘信號(hào)進(jìn)行占空比穩(wěn)定處理后使用。
技術(shù)實(shí)現(xiàn)思路
1、本專利技術(shù)提供的一種時(shí)鐘占空比調(diào)節(jié)電路，在較短的時(shí)間內(nèi)將輸入高速時(shí)鐘信號(hào)占空比調(diào)節(jié)為50％，旨在精準(zhǔn)調(diào)節(jié)占空比20％～80％的時(shí)鐘信號(hào)。
2、本專利技術(shù)采用如下技術(shù)方案：一種高速時(shí)鐘占空比穩(wěn)定電路，包括：第一反相器、第二反相器、第一與非門、第二與非門、第三與非門、壓控延時(shí)電路、施密特觸發(fā)電路、積分器以及電流鏡模塊，
3、所述第一反相器，輸入端用于輸入時(shí)鐘信號(hào)、輸出端與第一與非門的第一輸入單、第三與非門的第一輸入端連接；
4、所述第二反相器，輸入端與施密特觸發(fā)電路連接、輸出端與第二與非門的第二輸入端連接；第二與非門的第一輸入端與第三與非門的輸出端連接，第三與非門的第二輸入端與第二與非門的輸出端連接，所述第二與非門的輸出端作為時(shí)鐘信號(hào)輸出端，還與第一與非門的第二輸入端、積分器的輸入端連接；
5、所述第一與非門的輸出端與壓控延時(shí)電路的第一輸入端連接；積分器的輸出端與壓控延時(shí)電路的第二輸
6、所述壓控延時(shí)電路的輸出端與施密特觸發(fā)電路的輸入端、電流鏡模塊連接，施密特觸發(fā)電路的輸出端輸出反饋信號(hào)至第二反相器輸入端。
7、所述壓控延時(shí)電路包括第一pmos管、第一nmos管、第二nmos管和第一電容；
8、所述第一pmos管柵極與所述第一nmos管柵極連接，并作為所述壓控延時(shí)電路第一輸入端、與第一與非門輸出端連接；
9、所述第一pmos管源極與電源連接；所述第一pmos管漏極與所述第一nmos管的漏極連接，并作為壓控延時(shí)電路的輸出端、與施密特觸發(fā)電路的輸入端和電流源模塊連接；
10、所述第一nmos管源極與所述第二nmos管的漏極相連，所述第二nmos管的源極接地；所述第二nmos管的源極與第一nmos管漏極之間連有第一電容；所述第二nmos管的柵極作為壓控延時(shí)電路的第二輸入端、與所述積分器的輸出端相連。
11、所述積分器包括第一電阻、第二電容、第三電容和運(yùn)算放大器；
12、所述第一電阻的一端作為所述積分器的輸入端、與時(shí)鐘信號(hào)輸出端連接，所述第一電阻的另一端與所述運(yùn)算放大器反向輸入端連接；所述運(yùn)算放大器正向輸入端接入基準(zhǔn)電壓；
13、所述運(yùn)算放大器的輸出端作為積分器的輸出端、經(jīng)第二電容接地；運(yùn)算放大器的輸出端與反向輸入端之間連有第三電容。
14、所述施密特觸發(fā)電路包括第二pmos管、第三pmos管、第四pmos管、第三nmos管、第四nmos管、第五nmos管；
15、所述第二pmos管的柵極與所述第三pmos管的柵極、所述第三nmos管的柵極、所述第四nmos管的柵極相連，并作為施密特觸發(fā)電路的輸入端；所述第二pmos管的源極與電源連接，所述第二pmos管的漏極與所述第三pmos管的源極、所述第四pmos管的源極相連接；所述第三pmos管的漏極與所述第三nmos管的漏極、第四pmos管的柵極、所述第五nmos管的柵極相連接，并作為施密特觸發(fā)電路的輸出端；所述第四pmos管的漏極接地；所述第三nmos管的源極與所述第五nmos管的源極、所述第四nmos管的漏極相連接；所述第五nmos管的漏極與電源相連接；所述第四nmos管的源極與地相連接。
16、所述電流鏡模塊包含兩個(gè)nmos管；
17、兩個(gè)nmos管柵極互相連接、源極均接地；一個(gè)nmos管漏極與電流源相連，另一個(gè)nmos管的漏極作為電流鏡模塊的輸出端、與所述壓控延時(shí)電路的輸出端連接。
18、一種高速時(shí)鐘占空比穩(wěn)定輸出方法，包括以下步驟：
19、第一反相器的輸入端接入時(shí)鐘信號(hào)clkin，第二反相器輸入端接收施密特觸發(fā)電路的反饋信號(hào)，通過第二與非門、第三與非門檢測兩輸入信號(hào)的上升沿，并以輸出信號(hào)clkout的脈沖寬度表示兩輸入信號(hào)相位差；
20、在調(diào)整過程中，輸出信號(hào)clkout的上升沿始終保持與時(shí)鐘信號(hào)clkin的上升沿對齊，僅通過改變其下降沿的觸發(fā)時(shí)間來調(diào)整輸出信號(hào)的占空比。
21、所述在調(diào)整過程中，輸出信號(hào)clkout的上升沿始終保持與時(shí)鐘信號(hào)clkin的上升沿對齊，僅通過改變其下降沿的觸發(fā)時(shí)間來調(diào)整輸出信號(hào)的占空比，包括以下步驟：
22、若輸出信號(hào)clkout占空比小于50％，所述積分器輸出電壓a升高，使所述壓控延遲電路中第二nmos管的柵極控制電壓下降，所述第一電容通過所述第一nmos管和所述第二nmos管的放電電流減小，放電時(shí)間延長，經(jīng)過所述施密特觸發(fā)電路之后的反饋信號(hào)的上升沿被延遲，輸出信號(hào)clkout的占空比增大，直到達(dá)到50％為止；
23、若輸出信號(hào)clkout占空比大于50％，積分器輸出電壓a下降，使得壓控延遲電路的控制電壓上升，所述第一電容通過所述第一nmos管和所述第二nmos管的放電電流增大，放電時(shí)間縮短，經(jīng)過所述施密特觸發(fā)電路的反饋信號(hào)的上升沿提前，輸出信號(hào)clkout的占空比減小，直到達(dá)到50％為止。
24、本專利技術(shù)產(chǎn)生如下有益效果和優(yōu)點(diǎn)：
25、1.在高速adc中，當(dāng)輸入信號(hào)頻率大于40mhz時(shí)，外部振蕩器所產(chǎn)生的時(shí)鐘占空比可能無法穩(wěn)定在50％，就無法滿足adc對采樣時(shí)鐘的要求，導(dǎo)致adc性能下降。本專利技術(shù)通過采用積分器、壓控延時(shí)電路、施密特觸發(fā)電路、壓控延遲電路、與非門1、與非門2、與非門3、反向器1以及反向器2實(shí)現(xiàn)了一種高速時(shí)鐘占空比穩(wěn)定電路系統(tǒng)。該系統(tǒng)由與非門2和與非門3構(gòu)成的鑒相器對輸入時(shí)鐘信號(hào)與經(jīng)過積分器、壓控延遲電路和施密特觸發(fā)電路的產(chǎn)生的時(shí)鐘信號(hào)進(jìn)行比較，之后輸出這兩個(gè)時(shí)鐘信號(hào)的相位差，該相位差為占空比50％的時(shí)鐘信號(hào)。
26、2.與現(xiàn)有技術(shù)相比本專利技術(shù)沒有使用電荷泵、延遲單元和濾波器，結(jié)構(gòu)穩(wěn)定，不會(huì)受到工藝、電壓、溫度的影響，同時(shí)使用了負(fù)反饋結(jié)構(gòu)，使結(jié)果更精確。
27、3.本專利技術(shù)所述的占空比調(diào)節(jié)電路具有濾波電路結(jié)構(gòu)簡單，鎖定速度快，抗時(shí)鐘抖動(dòng)性能好，實(shí)現(xiàn)方法靈活的優(yōu)點(diǎn)，并具有更小的相位抖動(dòng)。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于，包括：第一反相器、第二反相器、第一與非門、第二與非門、第三與非門、壓控延時(shí)電路、施密特觸發(fā)電路、積分器以及電流鏡模塊，
2.如權(quán)利要求1所述的一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于：所述壓控延時(shí)電路包括第一PMOS管、第一NMOS管、第二NMOS管和第一電容；
3.如權(quán)利要求1所述的一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于：所述積分器包括第一電阻、第二電容、第三電容和運(yùn)算放大器；
4.如權(quán)利要求1所述的一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于，所述施密特觸發(fā)電路包括第二PMOS管、第三PMOS管、第四PMOS管、第三NMOS管、第四NMOS管、第五NMOS管；
5.如權(quán)利要求1所述的一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于，所述電流鏡模塊包含兩個(gè)NMOS管；
6.一種高速時(shí)鐘占空比穩(wěn)定輸出方法，其特征在于，包括以下步驟：
7.根據(jù)權(quán)利要求6所述的一種高速時(shí)鐘占空比穩(wěn)定輸出方法，其特征在于，所述在調(diào)整過程中，輸出信號(hào)CLKOUT的上升沿始終保持與時(shí)鐘信號(hào)CLKIN的上升沿對
...【技術(shù)特征摘要】
1.一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于，包括：第一反相器、第二反相器、第一與非門、第二與非門、第三與非門、壓控延時(shí)電路、施密特觸發(fā)電路、積分器以及電流鏡模塊，
2.如權(quán)利要求1所述的一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于：所述壓控延時(shí)電路包括第一pmos管、第一nmos管、第二nmos管和第一電容；
3.如權(quán)利要求1所述的一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于：所述積分器包括第一電阻、第二電容、第三電容和運(yùn)算放大器；
4.如權(quán)利要求1所述的一種高速時(shí)鐘占空比穩(wěn)定電路，其特征在于，所述施密...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：侯佳岑，范軍，孫淇方，
申請(專利權(quán))人：中國電子科技集團(tuán)公司第四十七研究所，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。