System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內(nèi)的位置。 參數(shù)名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術(shù)實(shí)現(xiàn)步驟摘要】
本專利技術(shù)涉及存儲(chǔ)器,特別是涉及一種存儲(chǔ)器及存儲(chǔ)器的固件下刷時(shí)間測試方法。
技術(shù)介紹
1、mmc是multimediacard的簡稱。從本質(zhì)上看,它是一種用于固態(tài)非易失性存儲(chǔ)的內(nèi)存卡(memorycard)規(guī)范,定義了諸如卡的形態(tài)、尺寸、容量、電氣信號(hào)、和主機(jī)之間的通信協(xié)議等方方面面的內(nèi)容。emmc是“嵌入式多媒體控制器”的縮寫,是指由閃存和集成在同一硅片上的閃存控制器組成的封裝。emmc解決方案至少包含mmc(多媒體卡)接口、閃存和閃存控制器三個(gè)組件。emmc包括控制器和nand(即門非門存儲(chǔ)器)芯片,具有統(tǒng)一、高速的數(shù)據(jù)接口、前后兼容、存儲(chǔ)密度高等特點(diǎn)。cache被稱作高速緩沖存儲(chǔ)器,高速緩沖存儲(chǔ)器是存在于主存與cpu之間的一級(jí)存儲(chǔ)器,由靜態(tài)存儲(chǔ)芯片(sram)組成,容量比較小但速度比主存高得多,接近于cpu的速度。
2、現(xiàn)有很多廠家的emmc芯片都是默認(rèn)開起cache功能,以便減少nand下刷頻率提高產(chǎn)品壽命。但是在使用過程中會(huì)有spor(突然掉電)測試,容易出現(xiàn)因數(shù)據(jù)無法完全下刷到nand而導(dǎo)致數(shù)據(jù)丟失的問題。
技術(shù)實(shí)現(xiàn)思路
1、鑒于以上所述現(xiàn)有技術(shù)的缺點(diǎn),本專利技術(shù)的目的在于提供一種存儲(chǔ)器及存儲(chǔ)器的固件下刷時(shí)間測試方法,用于解決現(xiàn)有技術(shù)中在emmc芯片使用過程中,會(huì)有spor(突然掉電)測試,容易出現(xiàn)因數(shù)據(jù)無法完全下刷到nand而導(dǎo)致數(shù)據(jù)丟失的問題。
2、為實(shí)現(xiàn)上述目的及其他相關(guān)目的,本專利技術(shù)提供一種存儲(chǔ)器,包括:緩存器,用以對主機(jī)寫入的待測數(shù)據(jù)
3、于本專利技術(shù)的一實(shí)施例中,主控模塊確定待測數(shù)據(jù)從緩存器中完整下刷至閃存模塊時(shí),重新配置依次減少延遲預(yù)設(shè)時(shí)間,并將減少后的延遲預(yù)設(shè)時(shí)間用以執(zhí)行待測數(shù)據(jù)寫入后的初始化操作,以及判斷待測數(shù)據(jù)是否從緩存器中完整下刷至閃存模塊。
4、于本專利技術(shù)的一實(shí)施例中,主控模塊重新配置依次減少延遲預(yù)設(shè)時(shí)間時(shí),按照設(shè)定自減量值和自減次數(shù)依次減少延遲預(yù)設(shè)時(shí)間。
5、于本專利技術(shù)的一實(shí)施例中,主控模塊確定待測數(shù)據(jù)不能從緩存器中完整下刷至閃存模塊時(shí),隨自減次數(shù)的逐次遞減,輸出使待測數(shù)據(jù)首次不能完整下刷至閃存模塊前的上一自減次數(shù)對應(yīng)的最短延遲時(shí)間。
6、于本專利技術(shù)的一實(shí)施例中,主控模塊確定待測數(shù)據(jù)從緩存器中未完整下刷至閃存模塊,并重新配置延遲預(yù)設(shè)時(shí)間,將待測數(shù)據(jù)重新寫入時(shí),重新配置依次增加延遲預(yù)設(shè)時(shí)間,并將增加后的延遲預(yù)設(shè)時(shí)間用以執(zhí)行待測數(shù)據(jù)寫入后的初始化操作,以及判斷待測數(shù)據(jù)是否從緩存器中完整下刷至閃存模塊。
7、于本專利技術(shù)的一實(shí)施例中,主控模塊重新配置依次增加延遲預(yù)設(shè)時(shí)間時(shí),按照設(shè)定增量值和自增次數(shù)依次增加延遲預(yù)設(shè)時(shí)間。
8、于本專利技術(shù)的一實(shí)施例中,主控模塊確定待測數(shù)據(jù)從緩存器中完整下刷至閃存模塊時(shí),隨自增次數(shù)的逐次遞增,輸出使待測數(shù)據(jù)首次完整下刷至閃存模塊對應(yīng)的最短延遲時(shí)間。
9、于本專利技術(shù)的一實(shí)施例中,主控模塊初始化存儲(chǔ)器時(shí),發(fā)送多種控制指令和控制指令對應(yīng)的參數(shù)與閃存模塊之間通信連接。
10、本專利技術(shù)還提供一種存儲(chǔ)器的固件下刷時(shí)間測試方法,包括如下步驟:
11、接收主機(jī)寫入的待測數(shù)據(jù),并將待測數(shù)據(jù)緩存至緩存器中;
12、接收在緩存器寫滿后的待測數(shù)據(jù),將待測數(shù)據(jù)繼續(xù)寫入閃存模塊中;
13、通過主控模塊,初始化存儲(chǔ)器,并在待測數(shù)據(jù)寫入至緩存器時(shí),且經(jīng)過延遲預(yù)設(shè)時(shí)間后,執(zhí)行初始化操作;
14、通過主控模塊,判斷待測數(shù)據(jù)是否從緩存器中完整下刷至閃存模塊,若否,則重新配置延遲預(yù)設(shè)時(shí)間,并將待測數(shù)據(jù)重新寫入,直至待測數(shù)據(jù)完全下刷至閃存模塊中;
15、主控模塊執(zhí)行初始化操作時(shí),對閃存模塊重新上電,并讀回上一次斷電前下刷至閃存模塊的寫入數(shù)據(jù);
16、主控模塊判斷待測數(shù)據(jù)從緩存器中完整下刷至閃存模塊時(shí),比較寫入數(shù)據(jù)與待測數(shù)據(jù)是否一致,若寫入數(shù)據(jù)與待測數(shù)據(jù)保持一致,則下刷成功;若寫入數(shù)據(jù)與待測數(shù)據(jù)不一致,則下刷失敗。
17、本專利技術(shù)的有益效果:本專利技術(shù)提出的一種存儲(chǔ)器及存儲(chǔ)器的固件下刷時(shí)間測試方法,該存儲(chǔ)器及存儲(chǔ)器的固件下刷時(shí)間測試方法能夠有效的使用步進(jìn)式掉電方式測試開啟緩存器的閃存模塊的數(shù)據(jù)下刷時(shí)間,減少數(shù)據(jù)丟失。
18、當(dāng)然,實(shí)施本專利技術(shù)的任一產(chǎn)品并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn)。
本文檔來自技高網(wǎng)...【技術(shù)保護(hù)點(diǎn)】
1.一種存儲(chǔ)器,其特征在于,包括:
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器,其特征在于:所述主控模塊確定所述待測數(shù)據(jù)從所述緩存器中完整下刷至所述閃存模塊時(shí),重新配置依次減少所述延遲預(yù)設(shè)時(shí)間,并將減少后的所述延遲預(yù)設(shè)時(shí)間用以執(zhí)行所述待測數(shù)據(jù)寫入后的初始化操作,以及判斷所述待測數(shù)據(jù)是否從所述緩存器中完整下刷至所述閃存模塊。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器,其特征在于:所述主控模塊重新配置依次減少所述延遲預(yù)設(shè)時(shí)間時(shí),按照設(shè)定自減量值和自減次數(shù)依次減少所述延遲預(yù)設(shè)時(shí)間。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器,其特征在于:所述主控模塊確定所述待測數(shù)據(jù)不能從所述緩存器中完整下刷至所述閃存模塊時(shí),隨所述自減次數(shù)的逐次遞減,輸出使所述待測數(shù)據(jù)首次不能完整下刷至所述閃存模塊前的上一自減次數(shù)對應(yīng)的最短延遲時(shí)間。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器,其特征在于:所述主控模塊確定所述待測數(shù)據(jù)從所述緩存器中未完整下刷至所述閃存模塊,并重新配置所述延遲預(yù)設(shè)時(shí)間,將所述待測數(shù)據(jù)重新寫入時(shí),重新配置依次增加所述延遲預(yù)設(shè)時(shí)間,并將增加后的所述延遲預(yù)設(shè)時(shí)間用以執(zhí)行所述待測數(shù)據(jù)寫入后的初
6.根據(jù)權(quán)利要求5所述的存儲(chǔ)器,其特征在于:所述主控模塊重新配置依次增加所述延遲預(yù)設(shè)時(shí)間時(shí),按照設(shè)定增量值和自增次數(shù)依次增加所述延遲預(yù)設(shè)時(shí)間。
7.根據(jù)權(quán)利要求6所述的存儲(chǔ)器,其特征在于:所述主控模塊確定所述待測數(shù)據(jù)從所述緩存器中完整下刷至所述閃存模塊時(shí),隨所述自增次數(shù)的逐次遞增,輸出使所述待測數(shù)據(jù)首次完整下刷至所述閃存模塊對應(yīng)的最短延遲時(shí)間。
8.根據(jù)權(quán)利要求1所述的存儲(chǔ)器,其特征在于:所述主控模塊初始化所述存儲(chǔ)器時(shí),發(fā)送多種控制指令和所述控制指令對應(yīng)的參數(shù)與所述閃存模塊之間通信連接。
9.一種存儲(chǔ)器的固件下刷時(shí)間測試方法,其特征在于,包括如下步驟:
...【技術(shù)特征摘要】
1.一種存儲(chǔ)器,其特征在于,包括:
2.根據(jù)權(quán)利要求1所述的存儲(chǔ)器,其特征在于:所述主控模塊確定所述待測數(shù)據(jù)從所述緩存器中完整下刷至所述閃存模塊時(shí),重新配置依次減少所述延遲預(yù)設(shè)時(shí)間,并將減少后的所述延遲預(yù)設(shè)時(shí)間用以執(zhí)行所述待測數(shù)據(jù)寫入后的初始化操作,以及判斷所述待測數(shù)據(jù)是否從所述緩存器中完整下刷至所述閃存模塊。
3.根據(jù)權(quán)利要求2所述的存儲(chǔ)器,其特征在于:所述主控模塊重新配置依次減少所述延遲預(yù)設(shè)時(shí)間時(shí),按照設(shè)定自減量值和自減次數(shù)依次減少所述延遲預(yù)設(shè)時(shí)間。
4.根據(jù)權(quán)利要求3所述的存儲(chǔ)器,其特征在于:所述主控模塊確定所述待測數(shù)據(jù)不能從所述緩存器中完整下刷至所述閃存模塊時(shí),隨所述自減次數(shù)的逐次遞減,輸出使所述待測數(shù)據(jù)首次不能完整下刷至所述閃存模塊前的上一自減次數(shù)對應(yīng)的最短延遲時(shí)間。
5.根據(jù)權(quán)利要求1所述的存儲(chǔ)器,其特征在于:所述主控模塊確定所述待測數(shù)據(jù)從所述緩存器中未完整下刷至所述...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員:張秀杰,余玉,
申請(專利權(quán))人:合肥康芯威存儲(chǔ)技術(shù)有限公司,
類型:發(fā)明
國別省市:
還沒有人留言評(píng)論。發(fā)表了對其他瀏覽者有用的留言會(huì)獲得科技券。