System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術實現步驟摘要】
本申請涉及半導體器件,更為具體地說,涉及一種集成結控二極管的溝槽型mosfet器件及電子設備。
技術介紹
1、近年來,碳化硅(sic)、氮化鎵(gan)、氧化鎵(ga2o3)、金剛石(c)、氮化鋁(aln)等寬帶隙半導體材料,在禁帶寬度、擊穿場強、電子飽和漂移速度等物理特性上較硅(si)更有優勢,制備的功率器件如二極管、晶體管和功率模塊具有更優異的電氣特性,能夠克服硅基無法滿足高功率、高壓、高頻、高溫等應用要求的缺陷,也是能夠超越摩爾定律的突破路徑之一,因此被廣泛應用于新能源領域,如光伏、儲能、充電樁、電動車等領域。
2、然而,在實際的功率器件設計制作和應用上,寬禁帶半導體材料的溝槽mosfet(metal-oxide-semiconductor?field-effect?transistor,金屬-氧化物半導體場效應晶體管)在實際工藝制作和應用中仍然存在幾個問題:材料漂移區的高電場導致柵介質層上的電場很高,這個問題在槽角處加劇,從而在高漏極電壓下造成柵介質層迅速擊穿,對于惡劣環境的靜電效應以及電路中的高壓尖峰耐受能力差;寄生體二極管存在少子存儲效應,反向恢復時間較長,增加了開關損耗。因此,如何在降低寬禁帶半導體溝槽mosfet器件的柵極溝槽槽角電場的同時,降低開關損耗,成為需要解決的問題。
技術實現思路
1、有鑒于此,本申請提供了一種集成結控二極管的溝槽型mosfet器件及電子設備,有效解決了現有技術存在的技術問題,提高了溝槽型mosfet器件的性能。
2
3、一種集成結控二極管的溝槽型mosfet器件,溝槽型mosfet器件包括:沿第一方向設置的兩個溝槽mosfet區,且兩個所述溝槽mosfet區之間包括結控續流二極管區;
4、沿第三方向依次堆疊的漏極、n型襯底、第一n型外延層、p型外延層和第二n型外延層:
5、其中,在所述溝槽mosfet區處,所述p型外延層包括沿第二方向設置的至少一個n型電流通道;位于所述第二n型外延層上的p型阱區;位于所述p型阱區上的源極接觸區,所述源極接觸區包括源極n+區和源極p+區;貫穿所述源極接觸區和所述p型阱區、且深入所述第二n型外延層的溝槽柵電極;位于所述溝槽柵電極的底部第二p型掩蔽層;連接所述第二p型掩蔽層與所述p型外延層的第一p型接地柱;及覆蓋所述溝槽柵電極的頂部的層間介質層;所述第一方向和所述第二方向在參考平面相交,且所述第三方向與所述參考平面相交;
6、在所述結控續流二極管區處包括位于所述第二n型外延層內且與所述p型外延層連通的第一p型掩蔽層,所述第一p型掩蔽層與所述p型阱區連通;
7、以及,位于所述源極接觸區背離所述n型襯底一側的源極。
8、可選的,在所述溝槽mosfet區處,所述源極n+區和源極p+區沿所述第一方向設置,且所述源極p+區位于靠近所述第一p型掩蔽層一側,所述溝槽柵電極貫穿所述源極n+區和所述p型阱區、且深入所述第二n型外延層。
9、可選的,在所述結控續流二極管區處,所述第一p型掩蔽層沿第二方向延伸設置;
10、所述第一p型掩蔽層與所述p型阱區在所述第一方向上具有所述第二n型外延層填充的間隙,所述溝槽型mosfet器件還包括位于所述第一p型掩蔽層與所述p型阱區之間的至少一個第二p型接地柱,所述第二p型接地柱與所述第一p型掩蔽層和所述p型阱區接觸連通。
11、可選的,在所述第一方向上,所述第一p型掩蔽層兩側的所述第二p型接地柱,以所述第一p型掩蔽層為軸呈對稱設置或非對稱設置。
12、可選的,所述源極p+區還延伸至所述結控續流二極管區,所述源極p+區與所述第一p型掩蔽層之間在所述第三方向上具有交疊區域,且所述源極p+區與所述第一p型掩蔽層之間在所述第三方向上具有所述第二n型外延層填充的間隙。
13、可選的,在所述源極指向所述漏極的方向上,所述第一p型掩蔽層在所述第一方向上的寬度呈縮小趨勢。
14、可選的,在所述溝槽mosfet區處,所述源極n+區包括多個沿所述第一方向上延伸的多個子源極n+區,且所述源極p+區包括多個沿所述第一方向上延伸的多個子源極p+區,所述子源極n+區和所述子源極p+區在所述第二方向上交替設置;
15、兩個所述溝槽mosfet區的所述子源極n+區和所述子源極p+區,延伸至所述結控續流二極管區處對應相連。
16、可選的,在所述結控續流二極管區處,所述第一p型掩蔽層包括沿所述第二方向間隔設置的多個子p型掩蔽層;
17、所述子p型掩蔽層與所述p型阱區接觸相連。
18、可選的,在所述第三方向上,所述子p型掩蔽層與所述子源極p+區具有交疊區域。
19、基于相同的專利技術構思,本申請還提供了一種電子設備,所述電子設備包括上述的集成結控二極管的溝槽型mosfet器件。
20、相較于現有技術,本申請提供的技術方案至少具有以下優點:
21、本申請提供了一種集成結控二極管的溝槽型mosfet器件及電子設備,溝槽型mosfet器件包括:沿第一方向設置的兩個溝槽mosfet區,且兩個所述溝槽mosfet區之間包括結控續流二極管區;沿第三方向依次堆疊的漏極、n型襯底、第一n型外延層、p型外延層和第二n型外延層:其中,在所述溝槽mosfet區處,所述p型外延層包括沿第二方向設置的至少一個n型電流通道;位于所述第二n型外延層上的p型阱區;位于所述p型阱區上的源極接觸區,所述源極接觸區包括源極n+區和源極p+區;貫穿所述源極接觸區和所述p型阱區、且深入所述第二n型外延層的溝槽柵電極;位于所述溝槽柵電極的底部第二p型掩蔽層;連接所述第二p型掩蔽層與所述p型外延層的第一p型接地柱;及覆蓋所述溝槽柵電極的頂部的層間介質層;所述第一方向和所述第二方向在參考平面相交,且所述第三方向與所述參考平面相交;在所述結控續流二極管區處包括位于所述第二n型外延層內且與所述p型外延層連通的第一p型掩蔽層,所述第一p型掩蔽層與所述p型阱區連通;以及,位于所述源極接觸區背離所述n型襯底一側的源極。
22、由上述內容可知,本申請提供的技術方案,通過p型外延層、第一p型掩蔽層和第二p型掩蔽層共同對溝槽柵電極處的電場進行屏蔽,并且通過第一p型接地柱、及第一p型掩蔽層與p型阱區連通的設計,使得p型外延層、第一p型掩蔽層和第二p型掩蔽層接地,在反向耐壓時能夠得到更好的電場屏蔽效果,且在開關過程中能夠避免p型外延層、第一p型掩蔽層和第二p型掩蔽層因浮空而產生電壓跳變,從而避免器件開關特性退化。并且,在兩個溝槽mosfet區之間引出一個結控續流二極管區,集成的結控續流二極管的導通壓降會低于器件的體二極管,從而會屏蔽體二極管的導通;并且該結控續流二極管為單極性器件,不存在少子存儲效應,并且反向恢復時間較短,能夠降低器件的開關損耗,從而提高了溝槽型mosfet器件的性能。
本文檔來自技高網...【技術保護點】
1.一種集成結控二極管的溝槽型MOSFET器件,其特征在于,溝槽型MOSFET器件包括:沿第一方向設置的兩個溝槽MOSFET區,且兩個所述溝槽MOSFET區之間包括結控續流二極管區;
2.根據權利要求1所述的集成結控二極管的溝槽型MOSFET器件,其特征在于,在所述溝槽MOSFET區處,所述源極N+區和源極P+區沿所述第一方向設置,且所述源極P+區位于靠近所述第一P型掩蔽層一側,所述溝槽柵電極貫穿所述源極N+區和所述P型阱區、且深入所述第二N型外延層。
3.根據權利要求2所述的集成結控二極管的寬溝槽型MOSFET器件,其特征在于,在所述結控續流二極管區處,所述第一P型掩蔽層沿第二方向延伸設置;
4.根據權利要求3所述的集成結控二極管的寬溝槽型MOSFET器件,其特征在于,在所述第一方向上,所述第一P型掩蔽層兩側的所述第二P型接地柱,以所述第一P型掩蔽層為軸呈對稱設置或非對稱設置。
5.根據權利要求3所述的集成結控二極管的寬溝槽型MOSFET器件,其特征在于,所述源極P+區還延伸至所述結控續流二極管區,所述源極P+區與所述第一P型掩蔽
6.根據權利要求3所述的集成結控二極管的溝槽型MOSFET器件,其特征在于,在所述源極指向所述漏極的方向上,所述第一P型掩蔽層在所述第一方向上的寬度呈縮小趨勢。
7.根據權利要求1所述的集成結控二極管的溝槽型MOSFET器件,其特征在于,在所述溝槽MOSFET區處,所述源極N+區包括多個沿所述第一方向上延伸的多個子源極N+區,且所述源極P+區包括多個沿所述第一方向上延伸的多個子源極P+區,所述子源極N+區和所述子源極P+區在所述第二方向上交替設置;
8.根據權利要求7所述的集成結控二極管的溝槽型MOSFET器件,其特征在于,在所述結控續流二極管區處,所述第一P型掩蔽層包括沿所述第二方向間隔設置的多個子P型掩蔽層;
9.根據權利要求7所述的集成結控二極管的溝槽型MOSFET器件,其特征在于,在所述第三方向上,所述子P型掩蔽層與所述子源極P+區具有交疊區域。
10.一種電子設備,其特征在于,所述電子設備包括權利要求1-9任意一項所述的集成結控二極管的溝槽型MOSFET器件。
...【技術特征摘要】
1.一種集成結控二極管的溝槽型mosfet器件,其特征在于,溝槽型mosfet器件包括:沿第一方向設置的兩個溝槽mosfet區,且兩個所述溝槽mosfet區之間包括結控續流二極管區;
2.根據權利要求1所述的集成結控二極管的溝槽型mosfet器件,其特征在于,在所述溝槽mosfet區處,所述源極n+區和源極p+區沿所述第一方向設置,且所述源極p+區位于靠近所述第一p型掩蔽層一側,所述溝槽柵電極貫穿所述源極n+區和所述p型阱區、且深入所述第二n型外延層。
3.根據權利要求2所述的集成結控二極管的寬溝槽型mosfet器件,其特征在于,在所述結控續流二極管區處,所述第一p型掩蔽層沿第二方向延伸設置;
4.根據權利要求3所述的集成結控二極管的寬溝槽型mosfet器件,其特征在于,在所述第一方向上,所述第一p型掩蔽層兩側的所述第二p型接地柱,以所述第一p型掩蔽層為軸呈對稱設置或非對稱設置。
5.根據權利要求3所述的集成結控二極管的寬溝槽型mosfet器件,其特征在于,所述源極p+區還延伸至所述結控續流二極管區,所述源極p+區與所述第一p型掩蔽層之間在所述第三方向上具有交疊區域,且...
【專利技術屬性】
技術研發人員:陳偉,郭飛,王寬,成志杰,吳陽陽,袁俊,
申請(專利權)人:湖北九峰山實驗室,
類型:發明
國別省市:
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。