【技術實現步驟摘要】
本專利技術屬于半導體集成電路制造，特別是涉及一種半導體器件結構及其制備方法。
技術介紹
1、igbt(insulated?gate?bipolar?transisitor，絕緣柵雙極晶體管)作為一種先進的功率mosfet(metal-oxide-semiconductor?field-effect?transistor，金屬氧化物半導體場效應晶體管)器件技術，在高電壓領域有著廣泛的應用。
2、如圖1所示，為現有技術中包括tgfs(trench?gate?field?stop，溝槽柵-長介質層)的igbt器件元胞(cell)區域的器件剖面結構圖。該igbt元胞的背面通過注入形成背面p型重摻雜區(p+)在igbt導通時向n型襯底(substrate)注入空穴，以進行電導調制，從而極大地降低導通壓降；igbt元胞的背面還設置有n型緩沖層(buffer)在igbt反向耐壓時使電場快速下降，以實現n型襯底區域的低電阻率和高耐壓。
3、然而這種igbt在開關過程中會重復注入和抽離空穴，這些非平衡載流子雖然在igbt導通時通過電導調制注入空穴降低n型襯底的電阻率，從而降低導通壓降；但是同時會在igbt關斷時由于非平衡空穴拖尾電流導致損耗增大，從而增大關斷損耗。因此導通壓降和關斷損耗之間的反向相關關系，使得igbt的設計中需要對導通壓降和關斷損耗之間做出trade?off(平衡)，從而限制了igbt在電子電力系統中的效率表現。
4、另外，在rc-igbt(reverse?conducting-igbt，逆導型
5、因此，亟待一種能夠明顯改善rc-igbt中igbt導通壓降和關斷損耗之間的折中關系、frd擊穿電壓和導通壓降之間的這種關系并降低反向恢復尖峰電流的結構或方法，以提高rc-igbt的器件性能和可靠性。
6、應該注意，上面對技術背景的介紹只是為了方便對本申請的技術方案進行清楚、完整的說明，并方便本領域技術人員的理解而闡述的，不能僅僅因為這些方案在本申請的
技術介紹
部分進行了闡述而認為上述技術方案為本領域技術人員所公知。
技術實現思路
1、鑒于以上現有技術的缺點，本專利技術的目的在于提供一種半導體器件結構及其制備方法，用于解決現有技術中rc-igbt的導通壓降和擊穿電壓難以同時優化且反向恢復尖峰電流較大的問題。
2、為實現上述目的，本專利技術提供一種半導體器件結構，所述半導體器件結構包括：集電極、第二導電類型重摻雜層、第一導電類型背面層、第一導電類型襯底層、溝槽柵、深溝槽場板、第二導電類型體區、第一導電類型重摻雜區、柵極、發射極；
3、所述第一導電類型背面層包括沿所述溝槽柵與所述深溝槽場板分布的方向交替分布的第一導電類型緩沖層和第一導電類型續流重摻雜區，所述第一導電類型續流重摻雜區分布在所述深溝槽場板下方的對應位置；
4、所述第一導電類型襯底層包括相對設置的第一表面和第二表面，所述第一導電類型背面層、所述第二導電類型重摻雜層和所述集電極從上到下依次位于所述第一導電類型襯底層的所述第二表面，所述第二導電類型體區和所述第一導電類型重摻雜區從下到上依次位于所述第一導電類型襯底層的所述第一表面；
5、所述溝槽柵和所述深溝槽場板均為貫穿所述第二導電類型體區并伸入所述第一導電類型襯底層的溝槽內的填充層，所述溝槽柵的深度小于所述深溝槽場板的深度，所述溝槽柵還貫穿所述第一導電類型重摻雜區；
6、所述發射極與所述深溝槽場板、所述第二導電類型體區、所述第二導電類型重摻雜層均存在有效電連接，所述柵極與所述溝槽柵之間存在有效電連接。
7、可選地，所述深溝槽場板的深度大于等于20微米。
8、可選地，所述深溝槽場板的深度為所述溝槽柵的深度的2-3倍。
9、可選地，所述溝槽柵包括柵氧層和柵多晶硅，所述柵氧層覆蓋于所述溝槽柵所在的溝槽內壁，所述柵多晶硅填充于所述溝槽柵所在的溝槽內的所述柵氧層的表面；所述深溝槽場板包括場板氧化層和場板多晶硅，所述場板氧化層覆蓋于所述深溝槽場板所在的溝槽內壁，所述場板多晶硅填充于所述深溝槽場板所在的溝槽內的所述場板氧化層的表面。
10、可選地，所述半導體器件結構還包括鈍化層和保護層，所述鈍化層位于所述柵極和所述發射極不進行導電引出的所有表面，所述保護層位于所述鈍化層的表面。
11、可選地，所述半導體器件結構還包括層間介質層；所述層間介質層位于相鄰的所述柵極和/或所述發射極之間的所述第一導電類型重摻雜區顯露出的表面，以對相鄰的所述柵極和/或所述發射極之間進行絕緣隔離。
12、可選地，所述第一導電類型為n型，所述第二導電類型為p型。
13、本專利技術還提供一種半導體器件結構的制備方法，所述制備方法用于制備上述任意一種所述的半導體器件結構，所述制備方法包括：
14、提供第一導電類型襯底，所述第一導電類型襯底包括相對設置的第一表面和第二表面；
15、于所述第一導電類型襯底的第一表面設置第一溝槽和第二溝槽，所述第二溝槽的深度大于所述第一溝槽的深度；
16、于所述第一溝槽內設置溝槽柵，于所述第二溝槽內設置深溝槽場板；
17、于所述第一導電類型襯底的第一表面未設置所述溝槽柵和所述深溝槽場板的位置進行摻雜，得到第二導電類型體區和第一導電類型重摻雜區，所述第二導電類型體區和所述第一導電類型重摻雜區從下到上依次位于所述第一導電類型襯底內靠近第一表面的位置；
18、于所述第一導電類型重摻雜區及所述第二導電類型體區設置圖形化溝槽，所述圖形化溝槽貫穿所述第一導電類型重摻雜區并伸入所述第二導電類型體區，以顯露所述溝槽柵、所述深溝槽場板和所述第二導電類型體區的表面；
19、設置圖形化的導電層覆蓋所述圖形化溝槽顯露出的表面，與所述溝槽柵電連接的所述導電層為柵極，與所述深溝槽場板電連接的所述導電層為發射極；
20、對所述第一導電類型襯底的第二表面進行摻雜，得到第一導電類型背面層和第二導電類型重摻雜層，所述第一導電類型背面層包括沿所述溝槽柵與所述深溝槽場板分布的方向交替分布的第一導電類型緩沖層和第一導電類型續流重摻雜區，所述第一導電類型續流重摻雜區分布在所述深溝槽場板下方的對應位置；所述第一導電類型背面層和所述第二導電類型重摻雜層從上到下依次位于所述第一導電類型襯底內靠本文檔來自技高網...
【技術保護點】
1.一種半導體器件結構，其特征在于，所述半導體器件結構包括：集電極、第二導電類型重摻雜層、第一導電類型背面層、第一導電類型襯底層、溝槽柵、深溝槽場板、第二導電類型體區、第一導電類型重摻雜區、柵極、發射極；
2.根據權利要求1所述的半導體器件結構，其特征在于，所述深溝槽場板的深度大于等于20微米。
3.根據權利要求1所述的半導體器件結構，其特征在于，所述深溝槽場板的深度為所述溝槽柵的深度的2-3倍。
4.根據權利要求1所述的半導體器件結構，其特征在于，所述溝槽柵包括柵氧層和柵多晶硅，所述柵氧層覆蓋于所述溝槽柵所在的溝槽內壁，所述柵多晶硅填充于所述溝槽柵所在的溝槽內的所述柵氧層的表面；所述深溝槽場板包括場板氧化層和場板多晶硅，所述場板氧化層覆蓋于所述深溝槽場板所在的溝槽內壁，所述場板多晶硅填充于所述深溝槽場板所在的溝槽內的所述場板氧化層的表面。
5.根據權利要求1所述的半導體器件結構，其特征在于，所述半導體器件結構還包括鈍化層和保護層，所述鈍化層位于所述柵極和所述發射極不進行導電引出的所有表面，所述保護層位于所述鈍化層的表面。
<...【技術特征摘要】
1.一種半導體器件結構，其特征在于，所述半導體器件結構包括：集電極、第二導電類型重摻雜層、第一導電類型背面層、第一導電類型襯底層、溝槽柵、深溝槽場板、第二導電類型體區、第一導電類型重摻雜區、柵極、發射極；
2.根據權利要求1所述的半導體器件結構，其特征在于，所述深溝槽場板的深度大于等于20微米。
3.根據權利要求1所述的半導體器件結構，其特征在于，所述深溝槽場板的深度為所述溝槽柵的深度的2-3倍。
4.根據權利要求1所述的半導體器件結構，其特征在于，所述溝槽柵包括柵氧層和柵多晶硅，所述柵氧層覆蓋于所述溝槽柵所在的溝槽內壁，所述柵多晶硅填充于所述溝槽柵所在的溝槽內的所述柵氧層的表面；所述深溝槽場板包括場板氧化層和場板多晶硅，所述場板氧化層覆蓋于所述深溝槽場板所在的溝槽內壁，所述場板多晶硅填充于所述深溝槽場板所在的溝槽內的所述場板氧化層的表面。
5.根據權利要求1所述的半導體器件結構，其特征在于，所述半導體器件結構還包括鈍化...
【專利技術屬性】
技術研發人員：尹小寶，
申請(專利權)人：瑤芯微上海電子科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。