【技術實現步驟摘要】
本專利技術涉及d類功放，特別涉及一種采用低壓器件實現耐高壓的d類功放電路及控制方法。
技術介紹
1、在電子產品中，通常需要將信號進行功率放大后才能推動下一級電路工作。如音頻播放系統中將音頻信號進行功率放大后才接到揚聲器中，進行功率放大的模塊通常稱為功放模塊。常見的功放類型有a類功放、b類功放、ab類功放和d類功放，d類功放有效率高、體積小等特點。
2、在系統級芯片中，通常將處理器、存儲、外設、信號的處理模塊和功放集成到一顆芯片中，以簡化板級芯片數量和外圍元器件。cmos集成電路設計中器件都有耐壓范圍，超出耐壓范圍將導致集成電路器件損壞。cmos器件耐壓損壞通常是由柵-源擊穿、柵-漏擊穿造成。例如內核器件最大工作電壓為1.32v，io器件最大工作電壓為3.63v；而功放模塊由于需要很高的輸出功率，因此一般采用外面電源直接供電，電壓通常為5v。d類功放電路驅動管的柵源電壓、柵漏電壓最大電壓為模塊供電電壓，當電路的供電大于3.63v時，電路具有損壞風險。集成電路器件的耐壓范圍由制造工藝有很強的關聯，如果需要支持更高的工作電壓，則需要采用新的制造工藝，從而增加芯片制造成本。
技術實現思路
1、本專利技術旨在至少解決現有技術中存在的技術問題之一。為此，本專利技術提出一種采用低壓器件實現耐高壓的d類功放電路及控制方法，能夠采用低壓器件實現耐高壓的d類功放，減少電路損壞風險，降低芯片制造成本。
2、一方面，本專利技術實施例提供一種采用低壓器件實現耐高壓的d類功放電路，包括
3、根據本專利技術的一些實施例，所述非交疊控制模塊包括多個緩沖器，所述多個緩沖器對所述pa_din信號進行延時處理并輸出非交疊控制p信號和非交疊控制n信號，非交疊控制p信號由pa_din信號和pa_dly延時信號進行或操作輸出，非交疊控制n信號由pa_din信號和pa_dly延時信號進行與操作輸出，所述pa_dly延時信號為pa_din信號的延時信號。
4、根據本專利技術的一些實施例，所述偏置電壓產生模塊包括第一偏壓nmos管、第二偏壓nmos管、第三偏壓nmos管、第一偏壓pmos管、第二偏壓pmos管和第三偏壓pmos管，所述第一偏壓pmos管的柵極、漏極連接所述第二偏壓pmos管的源極，所述第二偏壓pmos管的柵極、漏極連接所述第三偏壓pmos管的源極，所述第三偏壓pmos管的柵極、漏極連接所述第一偏壓nmos管的源極，所述漏極連接第一偏壓nmos管的柵極連接第二電阻，所述第二偏壓nmos管和所述第三偏壓nmos管連接形成電流鏡結構，當電源電壓vcc5大于3.3v時，高出3.3v的電壓由所述第一偏壓pmos管、所述第二偏壓pmos管和所述第三偏壓pmos管承擔，所述第一偏壓nmos管為保護管，保證電源電壓vcc5-3.3的輸出不大于3.3v。
5、根據本專利技術的一些實施例，所述偏置電壓緩沖模塊包括第一緩沖nmos管、第二緩沖nmos管、第三緩沖nmos管、第四緩沖nmos管、第一緩沖pmos管、第二緩沖pmos管、第三緩沖pmos管和第四緩沖pmos管，所述第一緩沖nmos管的源極連接所述第二緩沖nmos管的漏極，所述第二緩沖nmos管的源極、柵極連接所述第三緩沖nmos管的漏極，所述第一緩沖pmos管的漏極連接所述第二緩沖pmos管的源極，所述第二緩沖pmos管的漏極連接所述第三緩沖pmos管的源極，所述第三緩沖pmos管的柵極連接所述第四緩沖pmos管的柵極，所述第四緩沖pmos管的漏極連接所述第四緩沖pmos管的源極，由所述第一緩沖nmos管和所述第二緩沖nmos管組成第一差分放大器，所述第一差分放大器在vbn端產生的電壓為vcc5-3.3+vgs，由第一緩沖pmos管和第二緩沖pmos管組成第二差分放大器，所述第二差分放大器在vbp端產生的電壓為vcc5-3.3-vgs，由所述第四緩沖nmos管和所述第四緩沖pmos管組成源極跟隨器，所述源極跟隨器使得輸出保護控制p信號電壓為vcc5-3.3。
6、根據本專利技術的一些實施例，所述pmos驅動控制模塊包括第一驅動nmos管、第二驅動nmos管、第三驅動nmos管、第四驅動nmos管、第五驅動nmos管、第六驅動nmos管、第一驅動pmos管、第二驅動pmos管、第三驅動pmos管、第四驅動pmos管、第五驅動pmos管和第六驅動pmos管，當非交疊控制p信號為高時，第三驅動nmos管、第四驅動nmos管會將保護控制e信號拉低至vcc5-3.3v，導通第三驅動pmos管時，驅動控制p信號輸出vcc5，當非交疊控制p信號為低時，第五驅動nmos管、第六驅動nmos管會將驅動控制p信號拉低至vcc5-3.3v。
7、根據本專利技術的一些實施例，所述nmos驅動控制模塊包括多個反相器，所述多個反相器用于逐級放大驅動信號。
8、根據本專利技術的一些實施例，所述pmos驅動控制模塊pa_vdrvp輸出pmos驅動控制信號，在所述第一pmos管導通時，pmos驅動控制信號的輸出為不大于vcc5-3.3v，以保護所述第一pmos管的柵源電壓不大于3.3v。
9、根據本專利技術的一些實施例，所述偏置電壓緩沖模塊輸出?pmos保護控制信號，在所述第二pmos管導通時，pmos保護控制信號的輸出為vcc5-3.3v，以保護第二pmos管的柵源電壓不大于3.6v。
10、根據本專利技術的一些實施例，所述第二nmos管連接有第一電阻，所述第一電阻的第一端與所述第二nmos管的柵極相連，所述第一電阻r1的另一端連接電壓電源，用于保護第一nmos管的柵漏電壓不大于3.3v。
11、另一方面，本專利技術實施例本文檔來自技高網...
【技術保護點】
1.一種采用低壓器件實現耐高壓的D類功放電路，其特征在于，包括：
2.根據權利要求1所述的采用低壓器件實現耐高壓的D類功放電路，其特征在于，所述非交疊控制模塊包括多個緩沖器，所述多個緩沖器對所述PA_DIN信號進行延時處理并輸出非交疊控制P信號和非交疊控制N信號，非交疊控制P信號由PA_DIN信號和PA_DLY延時信號進行或操作輸出，非交疊控制N信號由PA_DIN信號和PA_DLY延時信號進行與操作輸出，所述PA_DLY延時信號為PA_DIN信號的延時信號。
3.根據權利要求1所述的采用低壓器件實現耐高壓的D類功放電路，其特征在于，所述偏置電壓產生模塊包括第一偏壓NMOS管、第二偏壓NMOS管、第三偏壓NMOS管、第一偏壓PMOS管、第二偏壓PMOS管、第三偏壓PMOS管和第二電阻，所述第一偏壓PMOS管的柵極、漏極連接所述第二偏壓PMOS管的源極，所述第二偏壓PMOS管的柵極、漏極連接所述第三偏壓PMOS管的源極，所述第三偏壓PMOS管的柵極、漏極連接所述第一偏壓NMOS管的源極，所述漏極連接第一偏壓NMOS管的柵極連接第二電阻，所述第二偏壓NMOS管和
4.根據權利要求1所述的采用低壓器件實現耐高壓的D類功放電路，其特征在于，所述偏置電壓緩沖模塊包括第一緩沖NMOS管、第二緩沖NMOS管、第三緩沖NMOS管、第四緩沖NMOS管、第一緩沖PMOS管、第二緩沖PMOS管、第三緩沖PMOS管和第四緩沖PMOS管，所述第一緩沖NMOS管的源極連接所述第二緩沖NMOS管的漏極，所述第二緩沖NMOS管的源極、柵極連接所述第三緩沖NMOS管的漏極，所述第一緩沖PMOS管的漏極連接所述第二緩沖PMOS管的源極，所述第二緩沖PMOS管的漏極連接所述第三緩沖PMOS管的源極，所述第三緩沖PMOS管的柵極連接所述第四緩沖PMOS管的柵極，所述第四緩沖PMOS管的漏極連接所述第四緩沖PMOS管的源極，由所述第一緩沖NMOS管和所述第二緩沖NMOS管組成第一差分放大器，所述第一差分放大器在VBN端產生的電壓為VCC5-3.3+VGS，由所述第一緩沖PMOS管和所述第二緩沖PMOS管組成第二差分放大器，所述第二差分放大器在VBP端產生的電壓為VCC5-3.3-VGS，由所述第四緩沖NMOS管和所述第四緩沖PMOS管組成源極跟隨器，所述源極跟隨器使得輸出電壓VPRCP為VCC5-3.3。
5.根據權利要求1所述的采用低壓器件實現耐高壓的D類功放電路，其特征在于，所述PMOS驅動控制模塊包括第一驅動NMOS管、第二驅動NMOS管、第三驅動NMOS管、第四驅動NMOS管、第五驅動NMOS管、第六驅動NMOS管、第一驅動PMOS管、第二驅動PMOS管、第三驅動PMOS管、第四驅動PMOS管、第五驅動PMOS管和第六驅動PMOS管，當非交疊控制P信號為高時，所述第三驅動NMOS管和所述第四驅動NMOS管會將保護控制E信號拉低至VCC5-3.3V，導通所述第五驅動PMOS管時，驅動控制信號輸出VCC5，當非交疊控制P信號為低時，所述第五驅動NMOS管和所述第六驅動NMOS管會將驅動控制信號拉低至VCC5-3.3V。
6.根據權利要求1所述的采用低壓器件實現耐高壓的D類功放電路，其特征在于，所述NMOS驅動控制模塊包括多個反相器，所述多個反相器用于逐級放大驅動信號。
7.根據權利要求1所述的采用低壓器件實現耐高壓的D類功放電路，其特征在于，所述PMOS驅動控制模塊PA_VDRVP輸出PMOS驅動控制信號，在所述第一PMOS管導通時，所述PMOS驅動控制信號的輸出為不大于VCC5-3.3V，以保護所述第一PMOS管的柵源電壓不大于3.3V。
8.根據權利要求7所述的采用低壓器件實現耐高壓的D類功放電路，其特征在于，所述偏置電壓緩沖模塊輸出?PMOS保護控制信號，在所述第二PMOS管導通時，PMOS保護控制信號的輸出為VCC5-3.3V，以保護第二PMOS管PM1的柵源電壓不大于3.6V。
9.根據權利要求8所述的采用低壓器件實現耐高壓的D類功放電路，其特征在于，所述第二NMOS管連接有第一電阻，所述第一電阻的第一端與所述第二NMOS管的柵極相連，所述第一電阻的另一端連接電壓電源VCC3，以保護第一NMOS管的柵漏電壓不大于3.3V。
10.一種采用低壓器件實現耐高壓的D類功放控制方法，其特征在于，基于如權...
【技術特征摘要】
1.一種采用低壓器件實現耐高壓的d類功放電路，其特征在于，包括：
2.根據權利要求1所述的采用低壓器件實現耐高壓的d類功放電路，其特征在于，所述非交疊控制模塊包括多個緩沖器，所述多個緩沖器對所述pa_din信號進行延時處理并輸出非交疊控制p信號和非交疊控制n信號，非交疊控制p信號由pa_din信號和pa_dly延時信號進行或操作輸出，非交疊控制n信號由pa_din信號和pa_dly延時信號進行與操作輸出，所述pa_dly延時信號為pa_din信號的延時信號。
3.根據權利要求1所述的采用低壓器件實現耐高壓的d類功放電路，其特征在于，所述偏置電壓產生模塊包括第一偏壓nmos管、第二偏壓nmos管、第三偏壓nmos管、第一偏壓pmos管、第二偏壓pmos管、第三偏壓pmos管和第二電阻，所述第一偏壓pmos管的柵極、漏極連接所述第二偏壓pmos管的源極，所述第二偏壓pmos管的柵極、漏極連接所述第三偏壓pmos管的源極，所述第三偏壓pmos管的柵極、漏極連接所述第一偏壓nmos管的源極，所述漏極連接第一偏壓nmos管的柵極連接第二電阻，所述第二偏壓nmos管和所述第三偏壓nmos管連接形成電流鏡結構，當電源電壓vcc5大于3.3v時，高出3.3v的電壓由所述第一偏壓pmos管、所述第二偏壓pmos管和所述第三偏壓pmos管承擔，所述第一偏壓nmos管為保護管，保證電源電壓vcc5-3.3的輸出不大于3.3v。
4.根據權利要求1所述的采用低壓器件實現耐高壓的d類功放電路，其特征在于，所述偏置電壓緩沖模塊包括第一緩沖nmos管、第二緩沖nmos管、第三緩沖nmos管、第四緩沖nmos管、第一緩沖pmos管、第二緩沖pmos管、第三緩沖pmos管和第四緩沖pmos管，所述第一緩沖nmos管的源極連接所述第二緩沖nmos管的漏極，所述第二緩沖nmos管的源極、柵極連接所述第三緩沖nmos管的漏極，所述第一緩沖pmos管的漏極連接所述第二緩沖pmos管的源極，所述第二緩沖pmos管的漏極連接所述第三緩沖pmos管的源極，所述第三緩沖pmos管的柵極連接所述第四緩沖pmos管的柵極，所述第四緩沖pmos管的漏極連接所述第四緩沖pmos管的源極，由所述第一緩沖nmos管和所述第二緩沖nmos管組成第一差分放大器，所述第一差分放大器在vbn端產生的電壓為vcc5-3.3+vgs，...
【專利技術屬性】
技術研發人員：梁明蘭，陳緒坤，
申請(專利權)人：珠海普林芯馳科技有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。