【技術實現步驟摘要】
本專利技術屬于集成電路，具體涉及一種延遲電路。
技術介紹
1、sysref時鐘一般由jitter?cleaner(時鐘抖動清除器)芯片提供，因此，sysref時鐘會隨著芯片制造的工藝角(corner)以及溫度的變化而變化。
2、為了應對工藝角(corner)以及溫度影響，通常要求sysref延遲可調的精度足夠小(例如小于10ps)，同時要求延遲可調的范圍又足夠大(比如0～500ps)，調節時還不能有毛刺(glitch-less)，以及考慮完成一次調節后，環境溫度變化的影響。
3、參圖1所示為現有技術中的模擬延遲調節電路：sysref_in’和sysref_out’分別表示sysref延遲前和延遲后的信號。反相器inv1’和inv2’之間設置8位電容陣列來控制延遲。電容c0’～c7’分別與晶體管m0’～m7’相連，m0’～m7’的柵極受信號s0～s7控制，當s0～s7全部為1時，延遲最大；當s0～s7全部為0時，延遲最小。
4、現有技術的不足之處在于：反相器本身的物理參數(如電子遷移率等)，隨著溫度變化而變化，從而會導致延遲隨溫度變化而變化；反相器inv1’和inv2’均需要電源電壓工作，當電源電壓變化時延遲變化，電源電壓抑制比很差；不同負載電容時，反相器inv1’的上升沿斜率變化很大，延遲的線性度不好，即不同電容負載對應的延遲不成線性比例。
5、因此，針對上述技術問題，有必要提供一種延遲電路。
技術實現思路
1、本專利技術的目的在于提
2、為了實現上述目的，本專利技術一具體實施例提供的技術方案如下：
3、一種延遲電路，包括：
4、第一偏置單元，與電源電壓相連，用于產生第一偏置電流；
5、第二偏置單元，與參考電位相連，用于產生偏置電壓；
6、電流鏡像單元，連接于第一偏置單元與第二偏置單元之間，且與電源電壓相連，用于基于第一偏置電流和偏置電壓產生輸出電壓；
7、延遲單元，包括多個級聯的反相器，連接于輸出電壓與參考電位之間，用于基于輸出電壓對輸入時鐘信號進行延遲以產生延遲時鐘信號。
8、在本專利技術的一個或多個實施例中，第一偏置單元包括固定電流源和可變電流源，所述固定電流源用于產生固定電流，所述可變電流源用于基于控制字產生可變電流。
9、在本專利技術的一個或多個實施例中，所述可變電流源包括第一支路和若干第二支路；其中，
10、所述第一支路連接于電源電壓與參考電位之間，包括第一偏置電阻、若干第一電流鏡像管以及基準電流源，所述第一支路用于產生基準電流；
11、所述第二支路包括若干第二電流鏡像管和開關管，所述第二電流鏡像管與第一電流鏡像管構成電流鏡以復制基準電流，所述開關管的控制端接收控制字，第一端與第二電流鏡像管相連，若干開關管的第二端相連共同構成可變電流輸出端，所述開關管用于基于控制字控制自身的開啟或關斷以調節可變電流。
12、在本專利技術的一個或多個實施例中，所述基準電流源包括第一子電流源和第二子電流源；其中，
13、所述第一子電流源用于產生正溫度系數電流，所述第二子電流源用于產生零溫度系數電流，所述基準電流包括正溫度系數電流和零溫度系數電流。
14、在本專利技術的一個或多個實施例中，所述第二偏置單元包括第一mos管和第二mos管；其中，
15、所述第一mos管的第一端與參考電位相連，第二端與控制端短接；
16、所述第二mos管的第一端直接或間接與電流鏡像單元相連，第二端與控制端短接，且第二端與第一mos管的控制端相連。
17、在本專利技術的一個或多個實施例中，所述第二偏置單元還包括第二偏置電阻，所述第二偏置電阻的第一端與電流鏡像單元相連，第二端與第二mos管的第一端相連。
18、在本專利技術的一個或多個實施例中，所述電流鏡像單元包括第三mos管和第四mos管；其中，
19、所述第三mos管的第二端與控制端短接，且第二端與第一偏置單元相連，第一端與第二偏置單元相連，控制端直接或間接與第四mos管的控制端相連；
20、所述第四mos管的第一端與延遲單元相連并產生輸出電壓，第二端與電源電壓相連。
21、在本專利技術的一個或多個實施例中，所述第三mos管的體端與第一端相連，所述第四mos管的體端與第一端相連；和/或，
22、所述第三mos管的柵長與第四mos管的柵長相等。
23、在本專利技術的一個或多個實施例中，所述電流鏡像單元還包括濾波單元，用于濾除低頻噪聲；其中，
24、所述濾波單元包括第一電阻和第一電容，所述第一電阻的第一端與第三mos管的控制端相連，第二端與第四mos管的控制端相連，所述第一電容的第一端與第四mos管的控制端相連，第二端與參考電位相連。
25、在本專利技術的一個或多個實施例中，所述反相器包括第一pmos管和第一nmos管，所述第一pmos管的第一端與輸出電壓相連，第二端與第一nmos管的第二端相連，控制端與第一nmos管的控制端相連，所述第一nmos管的第一端與參考電位相連；
26、所述第一mos管的柵長等于第一nmos管的柵長；和/或，
27、所述第二mos管的柵長等于第一pmos管的柵長。
28、與現有技術相比，本專利技術的延遲電路，通過設置第一偏置單元和第二偏置單元為延遲單元提供輸出電壓，且電流鏡像單元對輸出電壓的影響因跟隨工藝角和環境溫度的變化而相互抵消，使得輸出電壓能夠跟隨延遲單元的工藝角和環境溫度變化，避免了延遲時鐘信號跟隨溫度或者電源電壓變化，減小了延遲電路的延遲變化；
29、通過控制字來調節延遲電路的輸出電壓，進而調節延遲時鐘信號的延時時長，不會中斷sysref時鐘的工作，具有無毛刺的優勢，且能提高延遲調節的線性度。
本文檔來自技高網...【技術保護點】
1.一種延遲電路，其特征在于，包括：
2.根據權利要求1所述的延遲電路，其特征在于，所述第一偏置單元包括固定電流源和可變電流源，所述固定電流源用于產生固定電流，所述可變電流源用于基于控制字產生可變電流。
3.根據權利要求2所述的延遲電路，其特征在于，所述可變電流源包括第一支路和若干第二支路；其中，
4.根據權利要求3所述的延遲電路，其特征在于，所述基準電流源包括第一子電流源和第二子電流源；其中，
5.根據權利要求1所述的延遲電路，其特征在于，所述第二偏置單元包括第一MOS管和第二MOS管；其中，
6.根據權利要求5所述的延遲電路，其特征在于，所述第二偏置單元還包括第二偏置電阻，所述第二偏置電阻的第一端與電流鏡像單元相連，第二端與第二MOS管的第一端相連。
7.根據權利要求1所述的延遲電路，其特征在于，所述電流鏡像單元包括第三MOS管和第四MOS管；其中，
8.根據權利要求7所述的延遲電路，其特征在于，所述第三MOS管的體端與第一端相連，所述第四MOS管的體端與第一端相連；和/或，
9.
10.根據權利要求5所述的延遲電路，其特征在于，所述反相器包括第一PMOS管和第一NMOS管，所述第一PMOS管的第一端與輸出電壓相連，第二端與第一NMOS管的第二端相連，控制端與第一NMOS管的控制端相連，所述第一NMOS管的第一端與參考電位相連；
...【技術特征摘要】
1.一種延遲電路，其特征在于，包括：
2.根據權利要求1所述的延遲電路，其特征在于，所述第一偏置單元包括固定電流源和可變電流源，所述固定電流源用于產生固定電流，所述可變電流源用于基于控制字產生可變電流。
3.根據權利要求2所述的延遲電路，其特征在于，所述可變電流源包括第一支路和若干第二支路；其中，
4.根據權利要求3所述的延遲電路，其特征在于，所述基準電流源包括第一子電流源和第二子電流源；其中，
5.根據權利要求1所述的延遲電路，其特征在于，所述第二偏置單元包括第一mos管和第二mos管；其中，
6.根據權利要求5所述的延遲電路，其特征在于，所述第二偏置單元還包括第二偏置電阻，所述第二偏置電阻的第一端與電流鏡像...
【專利技術屬性】
技術研發人員：唐立田，朱雄輝，李海涵，付先學，
申請(專利權)人：泛升云微電子蘇州有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。