【技術實現步驟摘要】
本專利技術涉及芯片封裝，尤其涉及一種封裝疊層式芯片結構和射頻模組芯片結構。
技術介紹
1、隨著現代芯片功能的增多，芯片的尺寸也越來越大，為了進一步減小芯片封裝尺寸，在封裝方式上，采用堆疊封裝有利于減小芯片尺寸。疊層式3d封裝有芯片疊層和封裝疊層兩種。其中，芯片疊層最關鍵的在于如何實現芯片與芯片，芯片與基板之間的互聯，即從平面的二維結構出發，將不同器件垂直堆疊通過基板連接實現到三維封裝的過程，從而實現減小尺寸的功能。封裝疊層通常將芯片直接封裝在基板上形成預封裝結構，然后將多個封裝有芯片的預封裝結構經疊層封裝在一起?，F有技術中，封裝疊層的封裝方式中，可能會涉及多個預封裝結構參與疊加的情況，使得芯片中含有多個基板，而現有技術中的基板一般為硅基板，但是硅基板存在導熱性低，當硅基板作為中間層封裝在芯片的中間部位時，會使得芯片散熱不好，進而使得芯片熱穩定性差。
技術實現思路
1、有鑒于此，本專利技術的目的在于提供一種封裝疊層式芯片結構和射頻模組芯片結構。本專利技術提供的封裝疊層式芯片結構和射頻模組芯片結構散熱好，具有優異的熱穩定性。
2、為了實現上述專利技術目的，本專利技術提供以下技術方案：
3、一種封裝疊層式芯片結構，包括疊層設置的第一預封裝結構和第二預封裝結構，所述第一預封裝結構和第二預封裝結構設置于殼體的內部；
4、所述第一預封裝結構和第二預封裝結構獨立地包括基板和設置在基板上的芯片；
5、所述第一預封裝結構的基板與所述殼體的底部接觸；p>
6、所述第二預封裝結構的基板為層疊設置的襯底、金剛石層和銅層，所述銅層與所述芯片接觸。
7、優選地，所述襯底的厚度為300～1000μm，所述金剛石層的厚底為50～150μm，所述銅層的厚度為1～2μm。
8、優選地，所述第一預封裝結構中的芯片和基板之間、所述第二預封裝結構中的芯片和基板之間及第一預封裝結構和第二預封裝結構之間通過通孔或金屬引線實現電氣連通。
9、優選地，所述第一預封裝結構和第二預封裝結構之間通過焊盤結構焊接。
10、優選地，所述第一預封裝結構的基板通過焊球實現與所述殼體的焊接。
11、優選地，所述第二預封裝結構的表面還包括依次疊層設置的第三預封裝結構、第四預封裝結構……第n預封裝結構；
12、所述第三預封裝結構、第四預封裝結構……第n預封裝結構獨立地包括基板和設置在基板上的芯片。
13、優選地，所述第三預封裝結構、第四預封裝結構……第n預封裝結構的基板均為層疊設置的襯底、金剛石層和銅層，所述銅層與所述芯片接觸。
14、優選地，所述第二預封裝結構中的基板和芯片之間、第三預封裝結構中的基板和芯片之間、第四預封裝結構中的基板和芯片之間、……、第n預封裝結構中的基板和芯片之間、及第二預封裝結構、第三預封裝結構、第四預封裝結構……和第n預封裝結構之間通過通孔或金屬引線實現電氣連通。
15、本專利技術還提供了一種射頻模組芯片結構，包括疊層設置的第一預封裝結構和第二預封裝結構，所述第一預封裝結構和第二預封裝結構設置于殼體的內部；
16、所述第一預封裝結構和第二預封裝結構獨立地包括基板和設置在基板上的芯片；
17、所述第一預封裝結構中的芯片包括耦合器芯片和濾波器芯片；
18、所述第二預封裝結構中的芯片包括功放芯片、低噪放芯片和開關芯片；
19、所述第一預封轉結構中的芯片和基板之間、第二預封裝結構中的芯片和基板之間、第一預封裝結構和第二預封裝結構之間均通過通孔或金屬引線實現電氣連通；
20、所述第一預封裝結構的基板與所述殼體的底部接觸；
21、所述第二預封裝結構的基板為層疊設置的襯底、金剛石層和銅層，所述銅層與所述芯片接觸。
22、優選地，所述第一預封裝結構中的基板為層疊設置的襯底、金剛石層和銅層，所述銅層與所述芯片接觸。
23、本專利技術提供了一種封裝疊層式芯片結構。
24、本專利技術將遠離殼體的第二預封裝結構中的基板設置為層疊設置的襯底、金剛石層和銅層，所述銅層與所述芯片接觸，具有如下優勢：
25、1、金剛石具有遠高于硅的熱導率，能夠提高芯片的散熱效率，使得芯片可以應用在高性能計算和大功率器件中。
26、2、硅與金剛石的熱膨脹系數相近，能夠減少熱應力來提高封裝的可靠性。
27、3、本專利技術以層疊設置的襯底、金剛石層和銅層為基板，具有高電阻率，高電阻率的基板有利于保持器件的穩定性，在高頻和大功率器件中不容易擊穿。
28、4、金剛石密度小，在實現相同功能的時更有利于小型化和輕量化。
29、5、以層疊設置的襯底、金剛石層和銅層為基板，使得基板具有極高的機械強度，有助于提高基板的耐用性。
30、6、本專利技術的封裝疊層式芯片結構可用在高頻、大功率、大規模集成電路、5g通信等領域。
本文檔來自技高網...【技術保護點】
1.一種封裝疊層式芯片結構，其特征在于，包括疊層設置的第一預封裝結構和第二預封裝結構，所述第一預封裝結構和第二預封裝結構設置于殼體的內部；
2.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述襯底的厚度為300～1000μm，所述金剛石層的厚底為50～150μm，所述銅層的厚度為1～2μm。
3.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述第一預封裝結構中的芯片和基板之間、所述第二預封裝結構中的芯片和基板之間及第一預封裝結構和第二預封裝結構之間通過通孔或金屬引線實現電氣連通。
4.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述第一預封裝結構和第二預封裝結構之間通過焊盤結構焊接。
5.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述第一預封裝結構的基板通過焊球實現與所述殼體的焊接。
6.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述第二預封裝結構的表面還包括依次疊層設置的第三預封裝結構、第四預封裝結構……第N預封裝結構；
7.根據權利要求6所述的封裝疊層式芯片結構
8.根據權利要求6所述的封裝疊層式芯片結構，其特征在于，所述第二預封裝結構中的基板和芯片之間、第三預封裝結構中的基板和芯片之間、第四預封裝結構中的基板和芯片之間、……、第N預封裝結構中的基板和芯片之間、及第二預封裝結構、第三預封裝結構、第四預封裝結構……和第N預封裝結構之間通過通孔或金屬引線實現電氣連通。
9.一種射頻模組芯片結構，其特征在于，包括疊層設置的第一預封裝結構和第二預封裝結構，所述第一預封裝結構和第二預封裝結構設置于殼體的內部；
10.根據權利要求9所述的射頻模組芯片結構，其特征在于，所述第一預封裝結構中的基板為層疊設置的襯底、金剛石層和銅層，所述銅層與所述芯片接觸。
...【技術特征摘要】
1.一種封裝疊層式芯片結構，其特征在于，包括疊層設置的第一預封裝結構和第二預封裝結構，所述第一預封裝結構和第二預封裝結構設置于殼體的內部；
2.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述襯底的厚度為300～1000μm，所述金剛石層的厚底為50～150μm，所述銅層的厚度為1～2μm。
3.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述第一預封裝結構中的芯片和基板之間、所述第二預封裝結構中的芯片和基板之間及第一預封裝結構和第二預封裝結構之間通過通孔或金屬引線實現電氣連通。
4.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述第一預封裝結構和第二預封裝結構之間通過焊盤結構焊接。
5.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述第一預封裝結構的基板通過焊球實現與所述殼體的焊接。
6.根據權利要求1所述的封裝疊層式芯片結構，其特征在于，所述第二預封裝結構的表面還包括依...
【專利技術屬性】
技術研發人員：王綺夢，黃鑫，林輝，梁宇，楊金飛，劉佳奇，吳浩，
申請(專利權)人：河南科之誠第三代半導體碳基芯片有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。