【技術實現步驟摘要】
本申請涉及顯示面板，更具體而言，涉及到一種像素陣列、顯示面板及顯示面板的制作方法。
技術介紹
1、在相關技術中，高像素密度(ppi)顯示面板的單位顯示區域需要包括很多像素電路，可以采用雙層tft結構設置像素電路的晶體管，以便像素電路集成設置。
2、然而，在雙層tft結構中，越往上層，不平坦工藝和溫度條件越難得到保證。上層設置的tft不平坦工藝和溫度條件難以得到保證，導致上層設置的tft的漏電流變大，進而造成顯示面板顯示的畫面失真，影響顯示面板的顯示效果。
技術實現思路
1、本申請實施方式提供一種像素陣列、顯示面板及顯示面板的制作方法。
2、本申請實施方式提供的像素陣列包括玻璃基板及陣列排布的多個像素電路，每個像素電路包括第一晶體管和第二晶體管，所述第二晶體管設置在所述第一晶體管上像素陣列包括第一多晶硅層、第二多晶硅層及第三非晶硅層。其中，第一多晶硅層設置在玻璃基板上，被配置成第一晶體管的溝道區。第二多晶硅層設置在第一晶體管上，所述第三非晶硅層覆蓋在所述第二多晶硅層上，所述第二多晶硅層和所述第三非晶硅層被配置成所述第二晶體管的雙溝道區。
3、本申請實施方式提供的顯示面板可以采用雙層tft結構設置像素電路的晶體管，以便像素電路集成設置，使得單位顯示區域可以設置更多的像素電路，以滿足高像素密度(ppi)顯示面板的設計需求。在雙層tft結構中，第三非晶硅層覆蓋設置在第二多晶硅層上形成上層設置的第二晶體管的雙溝道區，可以增加第二晶體管雙溝道區的禁帶寬度，進
4、采用準分子激光退火(ela)制作像素電路內tft的多晶硅層。具體的，在制作多晶硅層時，ela所采用的激光在大面積玻璃基板上制作沿像素陣列的行列方向掃描各個像素電路，并制作tft的多晶硅層，以形成tft的工作溝道區。在準分子激光退火(ela)中，激光束可以沿像素陣列的行方向掃描或者沿列方向掃描，每次進行掃描的間隔距離為預定工藝參數elapitch。l和w與elapitch比值小數部分取0.3～0.7可以有效降低ela導致的豎條mura現象，提高顯示面板的顯示效果。
5、在某些實施方式中，每個所述像素電路包括第一開關、第二開關、數據電壓源及發光器件，所述第一晶體管被配置成所述第一開關，所述第二晶體管被配置成所述第二開關。所述數據電壓源與所述第一開關與所述發光器件連接，所述第二開關連接于所述第一開關的控制極與所述發光器件之間。
6、在某些實施方式中，每個所述像素電路包括第三開關和復位電壓源，所述第二晶體管被配置成所述第三開關，所述復位電壓源通過所述第三開關與所述第一開關的控制極連接。
7、在某些實施方式中，像素陣列可以包括第一介質層、第二介質層、第一金屬層、第二金屬層和第三金屬層。第一介質層與所述第一多晶硅層同層設置。第一金屬層設置在所述第二介質層上，并被配置成所述第一晶體管的柵極。第二介質層與所述第一金屬層同層設置。第二金屬層和第三金屬層。所述第二金屬層與所述第三金屬層設置在所述第二介質層上，并被配置成所述第一晶體管的源極和漏極。
8、在某些實施方式中，像素陣列可以包括第一平坦化層、第二平坦化層、第三平坦化層、第三介質層、第四金屬層、第五金屬層、第六金屬層、第七金屬層和第八金屬層。第一平坦化層與所述第二金屬層以及所述第三金屬層同層設置。第三介質層設置在所述第一平坦化層上，并與所述第二多晶硅層同層設置。第四金屬層設置在所述第三介質層上，并被配置成所述第二晶體管的柵極。第二平坦化層與所述第四金屬層同層設置。所述第五金屬層與所述第六金屬層設置在所述第二平坦化層上，并被配置成所述第二晶體管的源極和漏極。第三平坦化層與所述第五金屬層和所述第六金屬層同層設置。所述第七金屬層與所述第八金屬層設置在所述第三平坦化層上，并被配置成所述第二晶體管的源極和漏極。
9、在某些實施方式中，所述第一多晶硅層和所述第二多晶硅層由準分子激光退火工藝的激光束掃描所述像素陣列制作，所述激光束掃描的預定間隔距離為預定工藝參數。每個所述像素電路基本呈矩形，每個所述像素電路的長度與所述預定工藝參數的比值的小數部分大于等于0.3且小于等于0.7，每個所述像素電路的寬度與預定工藝參數的比值的小數部分大于等于0.3且小于等于0.7。
10、在某些實施方式中，所述像素陣列包括陣列排布的多個像素組，每個所述像素組包括多個所述像素電路。每個像素組基本呈正方形，每個所述像素組的邊長與所述預定工藝參數的比值的小數部分大于等于0.3且小于等于0.7。
11、在某些實施方式中，所述像素組包括2m+1個所述像素電路，所述像素組的邊長為(2m+1)*n*ela?pitch+0.5*(2m+1)*ela?pitch，其中，m和n為正整數，ela?pitch為所述預定工藝參數。
12、在某些實施方式中，所述像素組包括2個所述像素電路，所述像素組的邊長為2n*ela?pitch+(0.6-0.7)*ela?pitch，或所述像素組的邊長為2n*ela?pitch+(1.3-1.4)*elapitch，其中，n為大于等于0的整數，ela?pitch為所述預定工藝參數。
13、本申請實施方式提供的顯示面板包括上述實施方式的像素陣列。
14、在某些實施方式中，像素陣列位于顯示面板的顯示區，顯示面板包括位于非顯示區的驅動電路，所述驅動電路被配置為驅動所述像素電路工作，所述驅動電路包括第三晶體管，所述第三晶體管與所述第一晶體管同層設置。
15、本申請實施方式提供的顯示面板的制作方法，包括：在玻璃基板上形成第一多晶硅層；以所述第一多晶硅層作為溝道區，形成所述第一晶體管；在所述第一晶體管上依次形成第二多晶硅層和第三非晶硅層，所述第三非晶硅層覆蓋在所述第二多晶硅層上；以所述第二多晶硅層和所述第三非晶硅層作為雙溝道區，形成所述第二晶體管。
16、在某些實施方式中，所述在玻璃基板上形成第一多晶硅層，包括：在所述玻璃基板上形成第一非晶硅層；采用激光退火工藝的激光束掃描所述第一非晶硅層以得到所述第一多晶硅層。所述在所述第一晶體管上依次形成第二晶多硅層和第三非晶硅層，包括：在所述第一晶體管上依次形成第二非晶硅層和第三非晶硅層；采用激光退火工藝的激光束掃描所述第二非晶硅層以形成第二多晶硅層，并保留所述第三非晶硅層。
17、在某些實施方式中，所述激光束掃描的預定間隔距離為預定工藝參數，所述方法包括：按照所述預定工藝參數設計像素陣列的尺寸，所述像素陣列包括陣列排布的多個像素，每個所述像素基本呈矩形，每個所述像素電路的長度與所述預定工藝參數的比值的小數部分大于等于0.3且小于等于0.7，每個所述像素電路的寬度與預定工藝參數的比值的小數部分大于等于0.3且小于等于0.7。
18、本申請實施方式提供一種像素陣列、顯示面板及顯示面板的制本文檔來自技高網...
【技術保護點】
1.一種像素陣列，其特征在于，所述像素陣列包括玻璃基板及陣列排布的多個像素電路，每個所述像素電路包括第一晶體管和第二晶體管，所述第二晶體管設置在所述第一晶體管上，所述像素陣列包括：
2.根據權利要求1所述的像素陣列，其特征在于，每個所述像素電路包括第一開關、第二開關、數據電壓源及發光器件，所述第一晶體管被配置成所述第一開關，所述第二晶體管被配置成所述第二開關；
3.根據權利要求2所述的像素陣列，其特征在于，每個所述像素電路包括第三開關和復位電壓源，所述第二晶體管被配置成所述第三開關，所述復位電壓源通過所述第三開關與所述第一開關的控制極連接。
4.根據權利要求1所述的像素陣列，其特征在于，所述像素陣列包括：
5.根據權利要求4所述的像素陣列，其特征在于，所述像素陣列包括：
6.根據權利要求1所述的像素陣列，其特征在于，所述第一多晶硅層和所述第二多晶硅層由準分子激光退火工藝的激光束掃描所述像素陣列制作，所述激光束掃描的預定間隔距離為預定工藝參數；
7.根據權利要求6所述的像素陣列，其特征在于，所述像素陣列包括陣列
8.根據權利要求7所述的像素陣列，其特征在于，所述像素組包括2m+1個所述像素電路，所述像素組的邊長為(2m+1)*n*ELAPitch+0.5*(2m+1)*ELAPitch，其中，m為正整數，n為大于等于0的整數，ELA?Pitch為所述預定工藝參數。
9.根據權利要求7所述的像素陣列，其特征在于，所述像素組包括2個所述像素電路，所述像素組的邊長為2n*ELAPitch+(0.6-0.7)*ELAPitch，或所述像素組的邊長為2n*ELAPitch+(1.3-1.4)*ELAPitch，其中，n為大于等于0的整數，ELAPitch為所述預定工藝參數。
10.一種顯示面板，其特征在于，所述顯示面板包括權利要求1-9任一項所述的像素陣列，所述像素陣列位于所述顯示面板的顯示區。
11.根據權利要求10所述的顯示面板，其特征在于，所述顯示面板包括位于非顯示區的驅動電路，所述驅動電路被配置為驅動所述像素電路工作，所述驅動電路包括第三晶體管，所述第三晶體管與所述第一晶體管同層設置。
12.一種顯示面板的制作方法，其特征在于，所述顯示面板包括像素陣列，所述像素陣列包括陣列排布的多個像素電路，每個所述像素電路包括第一晶體管和第二晶體管，所述第二晶體管設置在所述第一晶體管上，所述方法包括：
13.根據權利要求12所述的顯示面板的制作方法，其特征在于，所述在玻璃基板上形成第一多晶硅層，包括：
14.根據權利要求13所述的顯示面板的制作方法，其特征在于，所述激光束掃描的預定間隔距離為預定工藝參數，所述方法包括：
...【技術特征摘要】
1.一種像素陣列，其特征在于，所述像素陣列包括玻璃基板及陣列排布的多個像素電路，每個所述像素電路包括第一晶體管和第二晶體管，所述第二晶體管設置在所述第一晶體管上，所述像素陣列包括：
2.根據權利要求1所述的像素陣列，其特征在于，每個所述像素電路包括第一開關、第二開關、數據電壓源及發光器件，所述第一晶體管被配置成所述第一開關，所述第二晶體管被配置成所述第二開關；
3.根據權利要求2所述的像素陣列，其特征在于，每個所述像素電路包括第三開關和復位電壓源，所述第二晶體管被配置成所述第三開關，所述復位電壓源通過所述第三開關與所述第一開關的控制極連接。
4.根據權利要求1所述的像素陣列，其特征在于，所述像素陣列包括：
5.根據權利要求4所述的像素陣列，其特征在于，所述像素陣列包括：
6.根據權利要求1所述的像素陣列，其特征在于，所述第一多晶硅層和所述第二多晶硅層由準分子激光退火工藝的激光束掃描所述像素陣列制作，所述激光束掃描的預定間隔距離為預定工藝參數；
7.根據權利要求6所述的像素陣列，其特征在于，所述像素陣列包括陣列排布的多個像素組，每個所述像素組包括多個所述像素電路；
8.根據權利要求7所述的像素陣列，其特征在于，所述像素組包括2m+1個所述像素電路，所述像素組的邊長為(2m+1)*n*elapitch+0.5*(2m+1)*el...
【專利技術屬性】
技術研發人員：田雪雁，王純陽，梁曉坤，楊曦，
申請(專利權)人：京東方科技集團股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。