【技術實現步驟摘要】
本專利技術涉及半導體集成電路制造領域，特別是涉及一種半導體功率器件。本專利技術還涉及一種半導體功率器件的制造方法。
技術介紹
1、分離屏蔽柵(sgt)功率場效應晶體管具有極低的比導通電阻，因此被廣泛應用于能量轉換系統，然而現有傳統屏蔽柵mosfet的厚場氧化物和深溝槽工藝會導致晶圓翹曲，給后續減薄、封裝等工藝帶來挑戰，尤其影響12寸晶圓高電壓平臺開發。另外，現有傳統屏蔽柵功率mosfet終端是由場氧化物組成，在器件經歷重復雪崩漏源電流(iar)時，碰撞電離產生的部分可動電荷會被終端處的硅氧化物界面捕獲，隨著iar周期的增加，器件擊穿點會由終端底部逐漸上移，直至頂部pn結處，器件擊穿電壓先上升，至最大值后急劇下降。下面結合圖1a和圖1b做進一步詳細說明：
2、如圖1a所示，是現有sgt?mosfet的終端結構的立體圖；如圖1b所示，是現有sgtmosfet的器件單元結構的剖面圖；以n型器件為例，現有sgt?mosfet包括：
3、形成于半導體襯底上的n型摻雜的漂移區102，漂移區102位于原胞區和終端區中，終端區環繞在原胞區的周側。
4、在原胞區中形成有多個并聯的器件單元結構。
5、如圖1b所示，各器件單元結構包括：
6、p型摻雜的阱區105，形成于漂移區102的表面區域中。
7、在阱區105的表面區域中形成有n型重摻雜的源區106。
8、多晶硅柵104和源多晶硅113對形成于深溝槽中，源多晶硅113和深溝槽的內側表面之間隔離有場氧化層112，多晶
9、多晶硅柵104會穿過阱區105的溝槽柵，被多晶硅柵104側面覆蓋的阱區105的表面用于形成導電溝道。
10、阱區105和源區106都通過源區106頂部的穿過層間膜108的接觸孔107連接到由正面金屬層110組成的源極。
11、如圖1a所示，阱區105延伸到終端區中，在終端區中的終端結構包括填充于深溝槽中的場氧化層113和源多晶硅113。延伸到終端區中的阱區105通過頂部的接觸孔107連接到源極。
12、在漂移區102的底部形成有n型重摻雜的漏區101。半導體襯底為n型重摻雜，漏區101由減薄后的半導體襯底組成；或者，漏區101由對減薄后的半導體襯底進行p型重摻雜的背面離子注入形成的背面離子注入區組成。
13、由圖1a所示，隨著iar周期的增加，器件擊穿點會有a點即深溝槽的底角處逐步上移至b點即接近漂移區102和阱區105組成的pn結處，這會使得器件擊穿電壓先上升，至最大值后急劇下降。
技術實現思路
1、本專利技術所要解決的技術問題是提供一種半導體功率器件，能達到和sgt器件相同的耐壓，同時避免使用深溝槽和厚氧化層工藝，從而能防止晶圓翹曲；還能同時避免終端結構對可動電荷的捕獲并從而使擊穿電壓穩定，從而改善器件的性能。本專利技術還提供一種半導體功率器件的制造方法。
2、為解決上述技術問題，本專利技術提供的半導體功率器件包括：
3、形成于半導體襯底上的第一導電類型摻雜的漂移區，所述漂移區位于原胞區和終端區中，所述終端區環繞在所述原胞區的周側。
4、在所述原胞區中形成有多個并聯的器件單元結構。
5、各所述器件單元結構包括：
6、第二導電類型摻雜的阱區，形成于所述漂移區的表面區域中。
7、穿過所述阱區的溝槽柵，被所述溝槽柵側面覆蓋的所述阱區的表面用于形成導電溝道。
8、在所述阱區的表面區域中形成有第一導電類型重摻雜的源區。
9、在所述阱區的底部形成有第二導電類型摻雜的第一離子注入摻雜柱，所述第一離子注入摻雜柱的底部表面位于所述溝槽柵的底部表面之下以及所述漂移區的底部表面之上。
10、所述阱區和所述源區都通過所述源區頂部的接觸孔連接到由正面金屬層組成的源極。
11、所述阱區延伸到所述終端區中，在所述終端區中的所述阱區底部形成有一個以上的第二導電類型摻雜的第二離子注入摻雜柱，所述第二離子注入摻雜柱呈環形結構環繞在所述原胞區的周側并作為終端保護結構的組成部分，所述第二離子注入摻雜柱的底部表面位于所述溝槽柵的底部表面之下以及所述漂移區的底部表面之上，延伸到所述終端區中的所述阱區通過頂部的接觸孔連接到所述源極。
12、進一步的改進是，半導體功率器件為功率mosfet。
13、在所述漂移區的底部形成有第一導電類型重摻雜的漏區。
14、所述半導體襯底為第一導電類型重摻雜，所述漏區由減薄后的所述半導體襯底組成；或者，所述漏區由對減薄后的所述半導體襯底進行第二導電類型重摻雜的背面離子注入形成的背面離子注入區組成。
15、在所述漏區的背面形成有由背面金屬層組成的漏極。
16、進一步的改進是，所述第一離子注入摻雜柱和所述第二離子注入摻雜柱采用相同的離子注入工藝同時形成。
17、進一步的改進是，所述第一離子注入摻雜柱和所述第二離子注入摻雜柱的摻雜雜質經過快速熱退火激活。
18、進一步的改進是，所述半導體襯底的材料包括硅、sic和氮化鎵。
19、進一步的改進是，所述漂移區由第一外延層組成。
20、進一步的改進是，所述溝槽柵包括柵極溝槽、柵極介質層和柵極導電材料層，所述柵極介質層形成于所述柵極溝槽的內側表面，所述柵極導電材料層填充于所述柵極溝槽中。
21、進一步的改進是，半導體功率器件的工作電壓為數十v至200v。
22、進一步的改進是，半導體功率器件為n型器件，第一導電類型為n型，第二導電類型為p型；或者，半導體功率器件為p型器件，第一導電類型為p型，第二導電類型為n型。
23、為解決上述技術問題，本專利技術提供的半導體功率器件的制造方法包括如下步驟：
24、在半導體襯底的表面形成于第一導電類摻雜的漂移區；所述漂移區位于原胞區和終端區中，所述原胞區為多個并聯的器件單元結構的形成區域，所述終端區環繞在所述原胞區的周側。
25、在所述漂移區的選定區域中形成各所述器件單元結構的溝槽柵。
26、在所述漂移區的表面區域中形成第二導電類型摻雜的阱區，所述阱區位于所述原胞區并延伸到所述終端區中；所述溝槽柵穿過所述阱區，被所述溝槽柵側面覆蓋的所述阱區的表面用于形成導電溝道。
27、在所述阱區的表面區域中形成第一導電類型重摻雜的源區，所述源區位于所述原胞區且和對應的所述溝槽柵的側面自對準。
28、進行第二導電類型摻雜的第一離子注入在所述原胞區中的所述阱區的底部形成第一離子注入摻雜柱以及在所述終端區中的所述阱區的底部形成第二離子注入摻雜柱；所述第一離子注入摻雜柱的底部表面位于所述溝槽柵的底部表面之下以及所述漂移區的底部表面之上，所述第二離子注入摻雜柱的底部表面位于所述溝槽柵本文檔來自技高網...
【技術保護點】
1.一種半導體功率器件，其特征在于，包括：
2.如權利要求1所述的半導體功率器件，其特征在于，半導體功率器件為功率MOSFET；
3.如權利要求1所述的半導體功率器件，其特征在于：所述第一離子注入摻雜柱和所述第二離子注入摻雜柱采用相同的離子注入工藝同時形成。
4.如權利要求3所述的半導體功率器件，其特征在于：所述第一離子注入摻雜柱和所述第二離子注入摻雜柱的摻雜雜質經過快速熱退火激活。
5.如權利要求1所述的半導體功率器件，其特征在于：所述半導體襯底的材料包括硅、SiC和氮化鎵。
6.如權利要求1所述的半導體功率器件，其特征在于：所述漂移區由第一外延層組成。
7.如權利要求1所述的半導體功率器件，其特征在于：所述溝槽柵包括柵極溝槽、柵極介質層和柵極導電材料層，所述柵極介質層形成于所述柵極溝槽的內側表面，所述柵極導電材料層填充于所述柵極溝槽中。
8.如權利要求1所述的半導體功率器件，其特征在于：半導體功率器件的工作電壓為數十V至200V。
9.如權利要求1至8中任一權項所述的半導體功率器件
10.一種半導體功率器件的制造方法，其特征在于，包括如下步驟：
11.如權利要求10所述的半導體功率器件的制造方法，其特征在于，半導體功率器件為功率MOSFET，還包括如下背面工藝：
12.如權利要求10所述的半導體功率器件的制造方法，其特征在于：所述半導體襯底的材料包括硅、SiC和氮化鎵。
13.如權利要求10所述的半導體功率器件的制造方法，其特征在于：所述漂移區由第一外延層組成。
14.如權利要求10所述的半導體功率器件的制造方法，其特征在于：所述溝槽柵包括柵極溝槽、柵極介質層和柵極導電材料層，所述柵極介質層形成于所述柵極溝槽的內側表面，所述柵極導電材料層填充于所述柵極溝槽中。
15.如權利要求10所述的半導體功率器件的制造方法，其特征在于：所述第一離子注入采用多次不同注入能量的離子注入實現。
...【技術特征摘要】
1.一種半導體功率器件，其特征在于，包括：
2.如權利要求1所述的半導體功率器件，其特征在于，半導體功率器件為功率mosfet；
3.如權利要求1所述的半導體功率器件，其特征在于：所述第一離子注入摻雜柱和所述第二離子注入摻雜柱采用相同的離子注入工藝同時形成。
4.如權利要求3所述的半導體功率器件，其特征在于：所述第一離子注入摻雜柱和所述第二離子注入摻雜柱的摻雜雜質經過快速熱退火激活。
5.如權利要求1所述的半導體功率器件，其特征在于：所述半導體襯底的材料包括硅、sic和氮化鎵。
6.如權利要求1所述的半導體功率器件，其特征在于：所述漂移區由第一外延層組成。
7.如權利要求1所述的半導體功率器件，其特征在于：所述溝槽柵包括柵極溝槽、柵極介質層和柵極導電材料層，所述柵極介質層形成于所述柵極溝槽的內側表面，所述柵極導電材料層填充于所述柵極溝槽中。
8.如權利要求1所述的半導體功率器件，其特征在于：半導體功率器件的工作電壓為數十v至200v。
9.如權利要求1至8...
【專利技術屬性】
技術研發人員：許天賜，曾大杰，
申請(專利權)人：南通尚陽通集成電路有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。