【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)實施例涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
技術(shù)介紹
1、隨著半導(dǎo)體制造技術(shù)的飛速發(fā)展，半導(dǎo)體器件朝著更高的元件密度、更高集成度的方向發(fā)展，半導(dǎo)體工藝節(jié)點遵循摩爾定律的發(fā)展不斷減小。晶體管尺寸越來越小，鰭式場效應(yīng)晶體管(field-effect?transistor，finfet)應(yīng)運而生。但是要保持原有的驅(qū)動電流性能，這種結(jié)構(gòu)不再適用于較小的節(jié)點。于是出現(xiàn)了全包圍柵極晶體管(gate-all-around，gaafet)，它對短溝道效應(yīng)的控制和優(yōu)越的電學(xué)性能，使其在更小的工藝節(jié)點上取代finfet成為主流。
2、閾值電壓是晶體管的重要參數(shù)，對晶體管的性能具有重要影響。不同功能的晶體管往往對閾值電壓具有不同的要求，在形成不同晶體管的過程中，需要對不同晶體管的閾值電壓進行調(diào)節(jié)。
3、然而，目前全包圍柵極晶體管的性能仍有待提高。
技術(shù)實現(xiàn)思路
1、本專利技術(shù)實施例解決的問題是提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，以提高半導(dǎo)體結(jié)構(gòu)的性能。
2、為解決上述問題，本專利技術(shù)實施例提供一種半導(dǎo)體結(jié)構(gòu)，包括：基底，所述基底包括第一區(qū)域和第二區(qū)域；溝道結(jié)構(gòu)，懸置于所述基底上，所述溝道結(jié)構(gòu)包括自下而上依次間隔設(shè)置的一個或多個溝道層；柵極結(jié)構(gòu)，橫跨所述溝道結(jié)構(gòu)并環(huán)繞所述溝道層，所述柵極結(jié)構(gòu)包括包圍所述溝道層的功函數(shù)層，位于所述溝道層與所述基底之間或者位于相鄰的所述溝道層之間的功函數(shù)層，作為第一功函數(shù)層，位于最頂層溝道層頂部的功函數(shù)層，作為第二
3、相應(yīng)的，本專利技術(shù)實施例還提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括：提供基底，所述基底包括第一區(qū)域和第二區(qū)域；在所述基底上形成一個或多個依次堆疊的溝道疊層，每個所述溝道疊層包括犧牲層和位于所述犧牲層上的溝道層；形成橫跨所述溝道疊層的偽柵結(jié)構(gòu)，所述偽柵結(jié)構(gòu)覆蓋所述溝道疊層的部分頂部和部分側(cè)壁；去除所述偽柵結(jié)構(gòu)，在所述偽柵結(jié)構(gòu)的位置處形成開口，所述開口暴露所述溝道疊層的頂部和側(cè)壁；經(jīng)由所述開口去除所述犧牲層，形成位于所述基底和溝道層之間，或者位于相鄰所述溝道層之間的通槽；在所述開口和通槽中形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括包圍所述溝道層的功函數(shù)層，位于所述通槽中的功函數(shù)層作為第一功函數(shù)層，位于最頂層溝道層頂部的功函數(shù)層作為第二功函數(shù)層；其中，所述第一區(qū)域的第一功函數(shù)層和第二功函數(shù)層的厚度之和，大于所述第二區(qū)域的第一功函數(shù)層和第二功函數(shù)層的厚度之和。
4、與現(xiàn)有技術(shù)相比，本專利技術(shù)實施例的技術(shù)方案具有以下優(yōu)點：
5、本專利技術(shù)實施例提供的半導(dǎo)體結(jié)構(gòu)中，包括橫跨所述溝道結(jié)構(gòu)并環(huán)繞所述溝道層的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括包圍所述溝道層的功函數(shù)層，位于所述溝道層與所述基底之間或者位于相鄰的所述溝道層之間的功函數(shù)層，作為第一功函數(shù)層，位于最頂層溝道層頂部的功函數(shù)層，作為第二功函數(shù)層；其中，所述第一區(qū)域的第一功函數(shù)層和第二功函數(shù)層的厚度之和，大于所述第二區(qū)域的第一功函數(shù)層和第二功函數(shù)層的厚度之和，即所述第一區(qū)域的溝道層底部和頂部的功函數(shù)層厚度之和，大于所述第二區(qū)域的溝道層底部和頂部的功函數(shù)層厚度之和，有利于第二區(qū)域半導(dǎo)體器件的閾值電壓滿足要求的情況下，提高所述第一區(qū)域半導(dǎo)體器件的閾值電壓，從而使得第一區(qū)域的半導(dǎo)體器件和第二區(qū)域的半導(dǎo)體器件，能夠滿足不同的功能要求，進而提高了半導(dǎo)體結(jié)構(gòu)的性能。
6、本專利技術(shù)實施例提供的半導(dǎo)體結(jié)構(gòu)的形成方法中，在所述開口和通槽中形成柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括包圍所述溝道層的功函數(shù)層，位于所述通槽中的功函數(shù)層，作為第一功函數(shù)層，位于最頂層溝道層頂部的功函數(shù)層，作為第二功函數(shù)層；其中，所述第一區(qū)域的第一功函數(shù)層和第二功函數(shù)層的厚度之和，大于所述第二區(qū)域的第一功函數(shù)層和第二功函數(shù)層的厚度之和，即所述第一區(qū)域的溝道層底部和頂部的功函數(shù)層厚度之和，大于所述第二區(qū)域的溝道層底部和頂部的功函數(shù)層厚度之和，有利于在第二區(qū)域半導(dǎo)體器件的閾值電壓滿足要求的情況下，提高所述第一區(qū)域半導(dǎo)體器件的閾值電壓，從而使得第一區(qū)域的半導(dǎo)體器件和第二區(qū)域的半導(dǎo)體器件，能夠滿足不同的功能要求，進而提高了半導(dǎo)體結(jié)構(gòu)的性能。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一區(qū)域的第一功函數(shù)層的厚度之和，大于所述第二區(qū)域的第一功函數(shù)層的厚度之和。
3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一區(qū)域的基底頂部，低于所述第二區(qū)域的基底頂部，或者，所述第一區(qū)域的任一溝道層頂部，低于位于同層的所述第二區(qū)域的溝道層頂部。
4.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一區(qū)域的第一功函數(shù)層頂部，與位于同層的第二區(qū)域的第一功函數(shù)層頂部相齊平。
5.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，位于所述第一區(qū)域基底與溝道層之間的第一功函數(shù)層的厚度，大于位于所述第二區(qū)域基底與溝道層之間的第一功函數(shù)層的厚度。
6.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極結(jié)構(gòu)還包括覆蓋所述功函數(shù)層的柵電極層。
7.如權(quán)利要求1～6中任一項所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，沿所述基底頂面的法線方向，位于相鄰所述溝道層表面上的第一功函數(shù)層相接觸，或者，位于相鄰所述溝道層和基底表面上的第一功函數(shù)層相接觸。
<...【技術(shù)特征摘要】
1.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括：
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一區(qū)域的第一功函數(shù)層的厚度之和，大于所述第二區(qū)域的第一功函數(shù)層的厚度之和。
3.如權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一區(qū)域的基底頂部，低于所述第二區(qū)域的基底頂部，或者，所述第一區(qū)域的任一溝道層頂部，低于位于同層的所述第二區(qū)域的溝道層頂部。
4.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一區(qū)域的第一功函數(shù)層頂部，與位于同層的第二區(qū)域的第一功函數(shù)層頂部相齊平。
5.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，位于所述第一區(qū)域基底與溝道層之間的第一功函數(shù)層的厚度，大于位于所述第二區(qū)域基底與溝道層之間的第一功函數(shù)層的厚度。
6.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述柵極結(jié)構(gòu)還包括覆蓋所述功函數(shù)層的柵電極層。
7.如權(quán)利要求1～6中任一項所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，沿所述基底頂面的法線方向，位于相鄰所述溝道層表面上的第一功函數(shù)層相接觸，或者，位于相鄰所述溝道層和基底表面上的第一功函數(shù)層相接觸。
8.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述功函數(shù)層的材料包括氮化鈦、氮化鉭、碳化鈦、氮化硅鉭、氮化硅鈦、碳化鉭、鋁化鈦、碳化鉭、鋁和碳化鈦中的一種或多種。
9.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述第一區(qū)域的第一功函數(shù)層和第二功函數(shù)層的厚度之和，與所述第二區(qū)域的第一功函數(shù)層和第二功函數(shù)層的厚度之和的差值為3納米至10納米。
10.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述溝道層的材料包括硅、鍺化硅、鍺和iii-v族半導(dǎo)體材料中的一種或多種。
11.如權(quán)利要求1或10所述的半導(dǎo)體結(jié)構(gòu)，其特征在于，所述溝道層的材料與所述基底的材料不同。
12.一種半導(dǎo)體結(jié)構(gòu)的形成方法，...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：王楠，
申請(專利權(quán))人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。