【技術實現(xiàn)步驟摘要】
實施例涉及存儲器內(in-memory)計算系統(tǒng)，特別地涉及支持存儲器內計算操作的系統(tǒng)，該存儲器內計算操作包含帶符號特征數(shù)據和帶符號計算權重數(shù)據的矩陣向量乘法。
技術介紹
1、存儲器內計算(imc)系統(tǒng)將信息存儲在存儲器陣列的位單元中，并在位單元級別執(zhí)行運算。imc系統(tǒng)執(zhí)行的運算的示例是使用矩陣向量乘法(mvm)的乘法和累加(mac)操作，其中將輸入數(shù)字陣列(x值，也稱為特征或系數(shù)數(shù)據)乘以存儲在存儲器中的計算權重陣列(g值)，然后將乘積相加在一起以產生輸出數(shù)字陣列(y值)。
2、
3、
4、通過在存儲器中在位單元級別執(zhí)行這些運算，imc系統(tǒng)無需在存儲器設備與計算設備之間來回移動數(shù)據。因此，消除了與設備之間的數(shù)據傳輸帶寬相關聯(lián)的限制，并且可以以較低的功耗執(zhí)行計算。
5、可以認識到，存儲器內計算操作的特征或系數(shù)數(shù)據xn的數(shù)據值可以帶符號，并且該存儲器內計算操作的計算權重數(shù)據gmn的數(shù)據值也可以帶符號。關于支持使用帶符號數(shù)據的矩陣向量乘法方面，每個存儲器內計算操作都可以被執(zhí)行為包括正向細化(positiveelaboration，與特征或系數(shù)數(shù)據xn和計算權重數(shù)據gmn的符號都為正或都為負的情況相關聯(lián))和負向細化(negative?elaboration，與特征或系數(shù)數(shù)據xn和計算權重數(shù)據gmn的符號相反—一個為正，另一個為負的情況相關聯(lián))。然后，存儲器內計算操作的矩陣向量乘法的結果取決于確定正向細化的結果和負向細化的結果之間的差異。
6、本領域存在對高效地支持帶符號mac
技術實現(xiàn)思路
1、在實施例中，存儲器內計算電路包括：存儲器陣列，包括以具有多個行和多個列的矩陣布置的多個存儲器單元，其中存儲器單元組存儲用于存儲器內計算(imc)操作的計算權重，該存儲器內計算操作通過產生第一模擬信號的第一乘法和累加(mac)細化和產生第二模擬信號的第二mac細化來執(zhí)行；以及模數(shù)轉換器電路，被配置為：響應于第一模擬信號而遞增計數(shù)器電路中的計數(shù)值；將計數(shù)器電路中的計數(shù)值轉換成取反的(negated)計數(shù)值；以及響應于第二模擬信號而從取反的計數(shù)值開始遞增計數(shù)器電路中的計數(shù)值。
2、模數(shù)轉換器電路包括：積分電路，被配置為對第一模擬信號進行積分以產生第一系列脈沖，計數(shù)器電路響應于第一系列脈沖中的每個脈沖而遞增計數(shù)值；并且其中積分電路還被配置為對第二模擬信號進行積分以產生第二系列脈沖，計數(shù)器電路響應于第二系列脈沖中的每個脈沖而從取反的計數(shù)值開始遞增計數(shù)值。
3、計數(shù)器電路中的計數(shù)值到取反的計數(shù)值的轉換是通過對計數(shù)值使用2的補碼操作來執(zhí)行的。
4、模數(shù)轉換器電路可以被實現(xiàn)有：積分級，被配置為將由第一模擬信號和第二模擬信號中的每一個提供的電流轉換成由脈沖指示的多個電荷包；以及計數(shù)級，包括波紋計數(shù)器，所述波紋計數(shù)器具有被配置為接收脈沖的計數(shù)器輸入。
5、計數(shù)級包括多個觸發(fā)器和多路復用電路系統(tǒng)。所述多路復用電路系統(tǒng)被配置為響應于控制信號的第一邏輯狀態(tài)而連接所述多個觸發(fā)器的時鐘輸入以形成所述波紋計數(shù)器。多路復用電路系統(tǒng)還被配置為響應于所述控制信號的第二邏輯狀態(tài)而將反相脈沖信號施加到所述多個觸發(fā)器的時鐘輸入以在2的補碼操作的邏輯反相部分期間引起由所述多個觸發(fā)器存儲的計數(shù)值的每個位的邏輯反相，用于將計數(shù)器電路中的計數(shù)值轉換成取反的計數(shù)值。控制電路生成所述控制信號，并且還在2的補碼操作的加一部分期間將單個脈沖施加到計數(shù)級的計數(shù)器輸入，用于將計數(shù)器電路中的計數(shù)值轉換成取反的計數(shù)值。
6、在實施例中，用于執(zhí)行存儲器內計算(imc)操作的方法包括：執(zhí)行imc操作的第一乘法和累積(mac)細化以產生第一模擬信號；響應于第一模擬信號而遞增計數(shù)器電路中的計數(shù)值；將計數(shù)器電路中的計數(shù)值轉換成取反的計數(shù)值；執(zhí)行imc操作的第二mac細化以產生第二模擬信號；以及響應于第二模擬信號而從取反的計數(shù)值開始遞增計數(shù)器電路中的計數(shù)值。
7、對第一模擬信號進行積分以產生第一系列脈沖，其中遞增包括響應于第一流中的每個脈沖而遞增計數(shù)器電路中的計數(shù)值。對第二模擬信號進行積分以產生第二系列脈沖，其中遞增包括響應于第二系列中的每個脈沖而從取反的計數(shù)值開始遞增計數(shù)器電路中的計數(shù)值。
8、通過對計數(shù)值使用2的補碼操作執(zhí)行將計數(shù)值到取反的計數(shù)值的轉換。
本文檔來自技高網...【技術保護點】
1.一種存儲器內計算電路，包括：
2.如權利要求1所述的存儲器內計算電路，其中模數(shù)轉換器電路包括：
3.如權利要求1所述的存儲器內計算電路，其中第一MAC細化是負向細化且第二MAC細化是正向細化；并且其中計數(shù)器電路中的計數(shù)值到所述取反的計數(shù)值的轉換是通過對計數(shù)值使用2的補碼操作來執(zhí)行的。
4.如權利要求1所述的存儲器內計算電路：
5.如權利要求4所述的存儲器內計算電路，其中模數(shù)轉換器電路包括列選擇電路，所述列選擇電路被配置為在第一MAC細化期間選擇在負向細化位線上生成的第一模擬信號以及在第二MAC細化期間選擇在正向細化位線上生成的第二模擬信號。
6.如權利要求4所述的存儲器內計算電路，其中存儲計算權重的每個存儲器單元組包括四個存儲器單元，所述四個存儲器單元布置成2x2矩陣，其中所述組的2x2矩陣中的第一存儲器單元和第二存儲器單元連接到負向細化位線，并且所述組的2x2矩陣中的第三存儲器單元和第四存儲器單元連接到正向細化位線。
7.如權利要求6所述的存儲器內計算電路，其中計算權重-1由矩陣計算權重0由矩陣表示，并
8.如權利要求6所述的存儲器內計算電路：
9.如權利要求5所述的存儲器內計算電路：
10.如權利要求9所述的存儲器內計算電路，其中存儲計算權重的每個存儲器單元組包括以1x2矩陣布置的兩個存儲器單元，其中所述組的1x2矩陣中的第一存儲器單元和第二存儲器單元連接到位線。
11.如權利要求10所述的存儲器內計算電路，其中計算權重-1由矩陣表示，計算權重0由矩陣表示，并且計算權重+1由矩陣表示。
12.如權利要求10所述的存儲器內計算電路：
13.如權利要求1所述的存儲器內計算電路，其中模數(shù)轉換器電路包括：
14.如權利要求13所述的存儲器內計算電路，其中計數(shù)級包括：
15.一種執(zhí)行存儲器內計算IMC操作的方法，包括：
16.如權利要求15所述的方法，還包括：
17.如權利要求15所述的方法，其中第一MAC細化是負向細化并且第二MAC細化是正向細化，并且將計數(shù)器電路中的計數(shù)值轉換成所述取反的計數(shù)值包括對計數(shù)值執(zhí)行2的補碼操作。
18.如權利要求15所述的方法，其中IMC操作由存儲器內計算電路執(zhí)行，所述存儲器內計算電路包括存儲器陣列，所述存儲器陣列包括以具有多個行和多個列的矩陣布置的多個存儲器單元，其中存儲器單元組存儲用于IMC操作的計算權重；
19.如權利要求18所述的方法，還包括在第一MAC細化期間選擇在負向細化位線上生成的第一模擬信號以及在第二MAC細化期間選擇在正向細化位線上生成的第二模擬信號。
20.如權利要求18所述的方法，其中存儲計算權重的每個存儲器單元組包括以2x2矩陣布置的四個存儲器單元，并且其中：
21.如權利要求20所述的方法，其中計算權重-1由矩陣表示，計算權重0由矩陣表示，并且計算權重+1由矩陣表示。
22.如權利要求15所述的方法，其中IMC操作由存儲器內計算電路執(zhí)行，所述存儲器內計算電路包括存儲器陣列，所述存儲器陣列包括以具有多個行和多個列的矩陣布置的多個存儲器單元，其中存儲器單元組存儲用于IMC操作的計算權重；
23.如權利要求22所述的方法，其中存儲計算權重的每個存儲器單元組包括以1x2矩陣布置的兩個存儲器單元，并且其中：
24.如權利要求23所述的方法，其中計算權重-1由矩陣表示，計算權重0由矩陣表示，并且計算權重+1由矩陣表示。
25.如權利要求1所述的方法，其中積分包括將由第一模擬信號和第二模擬信號中的每一個提供的電流轉換成由脈沖指示的多個電荷包，并且其中遞增包括在波紋計數(shù)器中對脈沖進行計數(shù)。
26.如權利要求25所述的方法，其中轉換計數(shù)值包括：
...【技術特征摘要】
1.一種存儲器內計算電路，包括：
2.如權利要求1所述的存儲器內計算電路，其中模數(shù)轉換器電路包括：
3.如權利要求1所述的存儲器內計算電路，其中第一mac細化是負向細化且第二mac細化是正向細化；并且其中計數(shù)器電路中的計數(shù)值到所述取反的計數(shù)值的轉換是通過對計數(shù)值使用2的補碼操作來執(zhí)行的。
4.如權利要求1所述的存儲器內計算電路：
5.如權利要求4所述的存儲器內計算電路，其中模數(shù)轉換器電路包括列選擇電路，所述列選擇電路被配置為在第一mac細化期間選擇在負向細化位線上生成的第一模擬信號以及在第二mac細化期間選擇在正向細化位線上生成的第二模擬信號。
6.如權利要求4所述的存儲器內計算電路，其中存儲計算權重的每個存儲器單元組包括四個存儲器單元，所述四個存儲器單元布置成2x2矩陣，其中所述組的2x2矩陣中的第一存儲器單元和第二存儲器單元連接到負向細化位線，并且所述組的2x2矩陣中的第三存儲器單元和第四存儲器單元連接到正向細化位線。
7.如權利要求6所述的存儲器內計算電路，其中計算權重-1由矩陣計算權重0由矩陣表示，并且計算權重+1由矩陣表示。
8.如權利要求6所述的存儲器內計算電路：
9.如權利要求5所述的存儲器內計算電路：
10.如權利要求9所述的存儲器內計算電路，其中存儲計算權重的每個存儲器單元組包括以1x2矩陣布置的兩個存儲器單元，其中所述組的1x2矩陣中的第一存儲器單元和第二存儲器單元連接到位線。
11.如權利要求10所述的存儲器內計算電路，其中計算權重-1由矩陣表示，計算權重0由矩陣表示，并且計算權重+1由矩陣表示。
12.如權利要求10所述的存儲器內計算電路：
13.如權利要求1所述的存儲器內計算電路，其中模數(shù)轉換器電路包括：
14.如權利要求13所述的存儲器內計算電路，其中計數(shù)級包括：
<...【專利技術屬性】
技術研發(fā)人員：M·帕索提，R·祖爾拉，M·卡瑞西米，R·維格納利，A·卡布里尼，
申請(專利權)人：意法半導體國際公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。