【技術實現步驟摘要】
本專利技術涉及存儲領域，具體是一種reference?model被動更新驗證系統及方法。
技術介紹
1、在芯片設計中，時序是必不可少的，隨著芯片復雜度成倍的增加，時序邏輯也變的更加復雜，無疑給芯片驗證工程師的驗證增加了難度，越來越多的模塊在驗證過程中需要對齊時序才能使得reference?model中計算結果與scoreboard（對比）中的結果對比一致，否則可能就會對比出錯，如果在reference?model與dut對齊時序，是比較困難的，并且dut修改bug，時序便會有改動，導致reference?model的改動也比較大，驗證人員就需要花費較多的時候去對齊dut時序，代價較大，嚴重影響工作效率。
2、由于模塊復雜度的增加，幾乎多數模塊在使用uvm驗證環境進行驗證時都需或多或少的有一些功能的check需要對齊時序才能使得reference?model計算的結果與dut的邏輯結果一致，否則無法check成功，對齊時序存在很多的問題使得驗證難度加大，例如：在驗證過程中發現bug，dut不得不修改代碼造成時序的改變，reference?model就需要重新適配，難度可能要比dut改動還要大，勢必會給驗證增加很大的工作量，影響項目進度。
技術實現思路
1、針對現有技術的缺陷，本專利技術提供一種reference?model被動更新驗證系統及方法，根據dut采樣的結果進行reference?model變更，有助于減少reference?model攥寫時間，提升工作效率，減輕
2、為了解決所述技術問題，本專利技術采用的技術方案是：一種reference?model被動更新驗證系統，包括待測設計、驅動器、監視器、待測設計模擬器和比較器，驅動器與待測設計的輸入端相連，用于向待測設計輸入測試激勵，監視器的輸入端分別與待測設計的輸入端、輸出端相連，用于對待測設計輸入端的測試激勵以及輸出端的執行結果進行采樣，監視器的輸出端分別與待測設計模擬器和比較器相連，用于將采樣的測試激勵和執行結果傳輸至待測設計模擬器和比較器，待測設計模擬器的輸出端與比較器的輸入端相連，根據對待測設計的采樣結果確定待測設計模擬器傳輸至比較器的數據；
3、待測設計模擬器接收到測試激勵后將初始狀態值保持，記為data0，然后根據采樣的測試激勵進行處理，處理后的結果記為data1，將監視器從待測設計輸出端采樣的執行結果記為data2，data2傳入待測設計模擬器并與data0進行比對，如果data2與data0相同，則待測設計模擬器將data2發送至比較器，如果data2與data0不相同，則將data1替換掉data2的值然后發送到比較器，比較器將從待測設計模擬器發送來的數據以及從待測設計輸出端采用的數據進行對比，從而確認待測實際是否存在bug。
4、進一步的，待測設計模擬器中添加斷言檢查，斷言檢查判斷如果data2在設定的時鐘周期內未發生變化，則報錯。
5、進一步的，所述待測設計為dut。
6、本專利技術還公開一種reference?model被動更新驗證方法，本方法基于上述系統實現，包括以下步驟：
7、s01、驅動器將測試激勵通過待測設計的輸入端傳輸到待測設計內部進行處理；
8、s02、監視器將驅動器的測試激勵從待測設計的輸入端進行采樣，將采樣數據傳輸到待測設計模擬器和比較器，同時監視器在待測設計的輸出端進行采樣，并將采樣數據發送給待測設計模擬器和比較器；
9、s03、待測設計模擬器接收到輸入測試激勵后先將初始值保持，記為data0，然后根據拿到的測試激勵進行處理，處理后的結果記為data1；
10、s04、監視器從待測設計輸出端采樣的執行結果記為data2，data2傳入待測設計模擬器與data0進行比對，如果data2與data0相同，則待測設計模擬器將data2發送至比較器，如果data2與data0不相同，則將data1替換掉data2的值然后發送到比較器，比較器將從待測設計模擬器發送來的數據以及從待測設計輸出端采用的數據進行對比，從而確認待測實際是否存在bug。
11、進一步的，待測設計模擬器中添加斷言檢查，如果data2在設定的時鐘周期內未發生變化，則斷言檢查報錯。
12、進一步的，所述待測設計為dut。
13、本專利技術的有益效果：節省編寫reference?model的時間，可以減少referencemodel與dut時序對齊所耗費的時間，并且可以減輕工程師的工作壓力，可更快更有效的幫助工程師定位到問題所在，并能更快的找到解決方案，提升工作效率。
本文檔來自技高網...【技術保護點】
1.一種reference?model被動更新驗證系統，其特征在于：包括待測設計、驅動器、監視器、待測設計模擬器和比較器，驅動器與待測設計的輸入端相連，用于向待測設計輸入測試激勵，監視器的輸入端分別與待測設計的輸入端、輸出端相連，用于對待測設計輸入端的測試激勵以及輸出端的執行結果進行采樣，監視器的輸出端分別與待測設計模擬器和比較器相連，用于將采樣的測試激勵和執行結果傳輸至待測設計模擬器和比較器，待測設計模擬器的輸出端與比較器的輸入端相連，根據對待測設計的采樣確定待測設計模擬器傳輸至比較器的數據；
2.根據權利要求1所述的reference?model被動更新驗證系統，其特征在于：待測設計模擬器中添加斷言檢查，斷言檢查判斷如果data2在設定的時鐘周期內未發生變化，則報錯。
3.根據權利要求1所述的reference?model被動更新驗證系統，其特征在于：所述待測設計為DUT。
4.一種reference?model被動更新驗證方法，本方法基于權利要求1所述系統實現，其特征在于：包括以下步驟：
5.根據權利要求4所述的referen
6.根據權利要求4所述的reference?model被動更新驗證方法，其特征在于：所述待測設計為DUT。
...【技術特征摘要】
1.一種reference?model被動更新驗證系統，其特征在于：包括待測設計、驅動器、監視器、待測設計模擬器和比較器，驅動器與待測設計的輸入端相連，用于向待測設計輸入測試激勵，監視器的輸入端分別與待測設計的輸入端、輸出端相連，用于對待測設計輸入端的測試激勵以及輸出端的執行結果進行采樣，監視器的輸出端分別與待測設計模擬器和比較器相連，用于將采樣的測試激勵和執行結果傳輸至待測設計模擬器和比較器，待測設計模擬器的輸出端與比較器的輸入端相連，根據對待測設計的采樣確定待測設計模擬器傳輸至比較器的數據；
2.根據權利要求1所述的reference?model被動更新驗證系統，其特征在于：待測設計模擬器中添加斷言檢查...
【專利技術屬性】
技術研發人員：張世凱，姚香君，衣瑞剛，劉世偉，姜寶來，劉勝軍，張夢柯，
申請(專利權)人：山東華芯半導體有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。