【技術(shù)實現(xiàn)步驟摘要】
本公開涉及半導體，具體地，涉及一種錯層單元及其制方法。
技術(shù)介紹
1、隨著集成電路的制造工藝節(jié)點與關鍵技術(shù)的持續(xù)發(fā)展，ns-gaa?fet（nano-sheetgate-all-around?field-effect?transistor，?納米片環(huán)柵場效應晶體管）將會在3nm及以下節(jié)點取代現(xiàn)有的fin?fet（fin?field-effect?transistor，鰭式場效應晶體管）技術(shù)。進一步地，三維堆疊晶體管將成為1nm節(jié)點之后的主要技術(shù)路線。其中，三維堆疊晶體管包括三維堆疊集成晶體管和vfet（vertical?field-effect?transistor，垂直溝道場效應晶體管）等。其中，三維堆疊集成晶體管即3ds?fet，或者稱為cfet（complementary?fieldeffect?transistor，互補場效應晶體管）。
2、實現(xiàn)3ds?fet的主要工藝方法包括兩大類：一種是順次集成，另一種是自對準同次（或稱為單次）集成。前一種工藝方法簡單，但會受到性能與資源的限制；后一種工藝方法集成度高且性能優(yōu)越，但此方法復雜，存在多種工藝技術(shù)挑戰(zhàn)。
技術(shù)實現(xiàn)思路
1、有鑒于此，本公開提供了一種錯層單元及其制備方法。
2、本公開的一個方面提供了一種錯層單元，包括：在襯底上表面沿第一水平方向各自排布的第一組場效應晶體管和第二組場效應晶體管；以及包圍襯底、第一組場效應晶體管和第二組場效應晶體管的居間介質(zhì)層；其中，第一組場效應晶體管和第二組場效應晶體管各
3、根據(jù)本公開的實施例，第一組場效應晶體管和第二組場效應晶體管彼此之間沿第二水平方向排列且彼此之間存在間隔空間；第一錯層接觸孔從第一組場效應晶體管中拉電晶體管的柵堆疊向間隔空間延伸至襯底的下表面，并穿過襯底內(nèi)部與第二組場效應晶體管中的公共層相接；以及第二錯層接觸孔從第二組場效應晶體管中拉電晶體管的柵堆疊向間隔空間延伸至在襯底的上方與第一組場效應晶體管中的公共層相接。
4、根據(jù)本公開的實施例，與第一組場效應晶體管中傳輸晶體管的源層上表面相接的源層接觸孔?，在間隔空間內(nèi)向下方延伸至居間介質(zhì)層的表面，以便于第一組場效應晶體管中傳輸晶體管與位線端電連接。
5、根據(jù)本公開的實施例，與第二組場效應晶體管中上拉晶體管的源層下表面相接的源層接觸孔，從襯底的上表面穿過襯底向下方延伸至居間介質(zhì)層的表面，從而使得第二組場效應晶體管中的上拉晶體管與電源端電連接；與第二組場效應晶體管中下拉晶體管的源層上表面相接的源層接觸孔在間隔空間內(nèi)向下方延伸至居間介質(zhì)層的表面，從而使得第二組場效應晶體管中的下拉晶體管與接地端電連接。
6、本公開的另一個方面提供了一種錯層單元的制備方法，包括：在襯底上表面形成彼此間隔且沿第一水平方向各自排布的第一組場效應晶體管和第二組場效應晶體管；其中，第一組場效應晶體管和第二組場效應晶體管各自包括傳輸晶體管和疊置的拉電晶體管，疊置的拉電晶體管包括沿豎直方向疊置的下拉晶體管和上拉晶體管；傳輸晶體管、下拉晶體管和上拉晶體管各自包括：溝道層、在溝道層在第一水平方向上的兩側(cè)與溝道層相接的源/漏層、在與第一水平方向相交的第二水平方向上延伸并圍繞溝道層的柵堆疊；屬于同組的下拉晶體管、上拉晶體管和傳輸晶體管之間經(jīng)由公共層耦接；形成包圍第一組場效應晶體管、第二組場效應晶體管和襯底的居間介質(zhì)層；在居間介質(zhì)層內(nèi)形成第一錯層接觸孔和第二錯層接觸孔，得到錯層單元；其中，第二錯層接觸孔與第二組場效應晶體管中拉電晶體管的柵堆疊相接，并同時與第一組場效應晶體管的公共層相接；第一錯層接觸孔與第一組場效應晶體管中拉電晶體管的柵堆疊相接，并同時在居間介質(zhì)層中延伸至襯底的下表面并穿過襯底與第二組場效應晶體管的公共層相接，從而與第二錯層接觸孔構(gòu)成錯層結(jié)構(gòu)，使得第一組場效應晶體管和第二組場效應晶體管彼此之間交叉耦合。
7、根據(jù)本公開的實施例，居間介質(zhì)層包裹第一組場效應晶體管和第二組場效應晶體管；上述制備方法還包括：從上方刻蝕居間介質(zhì)層，形成暴露第二組場效應晶體管中下拉晶體管源層的第一開口和暴露第一組場效應晶體管中傳輸晶體管源層的第二開口，其中，第一組場效應晶體管和第二組場效應晶體管之間的間隔空間與第一開口在豎直方向上的投影面部分重疊，且間隔空間與第二開口在豎直方向上的投影面部分重疊；在第一開口和第二開口內(nèi)填充導電材料，并封閉第一開口和第二開口；從下方刻蝕位于第一組場效應晶體管和第二組場效應晶體管之間的間隔區(qū)域的居間介質(zhì)層，形成暴露第一開口內(nèi)導電材料的第三開口和暴露第二開口內(nèi)導電材料的第四開口；在第三開口和第四開口內(nèi)填充導電材料，從而在居間介質(zhì)層中形成與第二組場效應晶體管中下拉晶體管的源層相接的源層接觸孔，以便于第二組場效應晶體管中的下拉晶體管與接地端電連接，以及在居間介質(zhì)層中形成與第一組場效應晶體管中傳輸晶體管的源層相接的源層接觸孔，使第一組場效應晶體管中的傳輸晶體管與位線端電連接。
8、根據(jù)本公開的實施例，第二組場效應晶體管中的上拉晶體管與傳輸晶體管之間通過第一公共層實現(xiàn)電連接，第二組場效應晶體管中的下拉晶體管與傳輸晶體管之間通過第一公共層和第二公共層實現(xiàn)電連接；在居間介質(zhì)層內(nèi)形成第一錯層接觸孔和第二錯層接觸孔，得到錯層單元，包括：從上方刻蝕居間介質(zhì)層，形成同時暴露第一公共層、第二公共層和第二組場效應晶體管中拉電晶體管的柵堆疊的第五開口；在第五開口內(nèi)填充與第一公共層、第二公共層和第二組場效應晶體管中拉電晶體管的柵堆疊均接觸的導電材料，并封閉第五開口，從而形成第二錯層接觸孔。
9、根據(jù)本公開的實施例，第一組場效應晶體管中的上拉晶體管與傳輸晶體管之間通過第三公共層實現(xiàn)電連接，第一組場效應晶體管中的下拉晶體管與傳輸晶體管之間通過第三公共層和第四公共層實現(xiàn)電連接；上述制備方法還包括：從上方沿居間介質(zhì)層的表面刻蝕居間介質(zhì)層，形成暴露第三公共層和第四公共層的第六開口，其中，第一組場效應晶體管和第二組場效應晶體管之間的間隔空間與第六開口在豎直方向上的投影面部分重疊；在第六開口內(nèi)填充導電材料，并封閉第六開口；在居間介質(zhì)層內(nèi)形成第一錯層接觸孔和第二錯層接觸孔，得到錯層單元，還包括：從下方沿居間介質(zhì)層的表面刻蝕居間介質(zhì)層，形成同時暴露第三公共層和第四公共層中的至少一個和第二組場效應晶體本文檔來自技高網(wǎng)...
【技術(shù)保護點】
1.一種錯層單元，包括：
2.根據(jù)權(quán)利要求1所述的錯層單元，其中，所述第一組場效應晶體管和所述第二組場效應晶體管彼此之間沿所述第二水平方向排列且彼此之間存在間隔空間；
3.根據(jù)權(quán)利要求2所述的錯層單元，其中，
4.根據(jù)權(quán)利要求2所述的錯層單元，其中，
5.一種錯層單元的制備方法，包括：
6.根據(jù)權(quán)利要求5所述的方法，其中，所述居間介質(zhì)層包裹所述第一組場效應晶體管和第二組場效應晶體管；
7.根據(jù)權(quán)利要求5所述的方法，其中，所述第二組場效應晶體管中的上拉晶體管與傳輸晶體管之間通過第一公共層實現(xiàn)電連接，所述第二組場效應晶體管中的下拉晶體管與傳輸晶體管之間通過所述第一公共層和第二公共層實現(xiàn)電連接；
8.根據(jù)權(quán)利要求7所述的方法，其中，所述第一組場效應晶體管中的上拉晶體管與傳輸晶體管之間通過第三公共層實現(xiàn)電連接，所述第一組場效應晶體管中的下拉晶體管與傳輸晶體管之間通過所述第三公共層和第四公共層實現(xiàn)電連接；
9.根據(jù)權(quán)利要求5所述的方法，其中，所述方法還包括：
10.根據(jù)權(quán)利要求5所述
...【技術(shù)特征摘要】
1.一種錯層單元，包括：
2.根據(jù)權(quán)利要求1所述的錯層單元，其中，所述第一組場效應晶體管和所述第二組場效應晶體管彼此之間沿所述第二水平方向排列且彼此之間存在間隔空間；
3.根據(jù)權(quán)利要求2所述的錯層單元，其中，
4.根據(jù)權(quán)利要求2所述的錯層單元，其中，
5.一種錯層單元的制備方法，包括：
6.根據(jù)權(quán)利要求5所述的方法，其中，所述居間介質(zhì)層包裹所述第一組場效應晶體管和第二組場效應晶體管；
7.根據(jù)權(quán)利要求5所述的方法，其中，所述第二組場效應晶體管中的上拉晶體管與傳輸晶體管之間通過第一公共層實現(xiàn)電連接，所述第二組場效應晶...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：殷華湘，曹磊，張青竹，姚佳欣，
申請(專利權(quán))人：中國科學院微電子研究所，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。