System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內的位置。 參數名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術實現步驟摘要】
本專利技術屬于fpgaserdes串行接口,尤其涉及一種基于fpga的串行高速接口封裝方法及系統。
技術介紹
1、rapidio總線技術最初是由freescale公司和mercury公司提出的一種基于包交換技術的互連技術標準。它滿足了高性能嵌入式系統內部器件之間的高帶寬、低延遲的需求。目前,rapidio總線技術已經成為通信以及嵌入式系統芯片間、背板間互連技術的行業標準。
2、與其他高速總線技術相比,串行rapidio總線技術具有以下特點:(1)具有靈活的拓撲結構,支持點對點、一點對多點通信;(2)具有高帶寬、高可靠性、低延遲和使用管腳少等特點;(3)支持維護和錯誤管理機制;基于以上優點,rapidio串行總線互連技術在各個行業得到了廣泛的應用。
3、通過上述分析,現有技術存在的問題及缺陷為:現有技術xilinx自帶的srioip和解決方案,外圍接口復雜,控制信號多,開發者使用起來較困難,開發使用效率低。
技術實現思路
1、為克服相關技術中存在的問題,本專利技術公開實施例提供了一種基于fpga的串行高速接口封裝方法及系統。具體涉及一種基于fpgak7系列rapidio接口封裝設計方法。
2、所述技術方案如下:一種基于fpga的串行高速接口封裝方法,該方法包括:
3、s1,進行用戶接口模塊的設計,用于為用戶模塊與srioip核進行數據交互的通道;
4、s2,進行維護模塊的設計,用于通過讀寫事務對rapidio器件進行維護操作
5、s3,進行請求模塊的設計,用于執行請求測試序列、請求包封裝、請求響應驗證功能以及執行響應包解析;
6、s4,進行目標模塊的設計,用于對發起器件的請求事務包做出響應;
7、s5,設計srio通信軟件框架,用于對傳輸數據進行緩存并且解決用戶時鐘域和srio時鐘域的速率匹配。
8、進一步,在步驟s1中,所述用戶接口模塊包括:
9、所述配置模塊,負責對rapidio器件進行維護操作和錯誤管理;
10、請求模塊,負責根據用戶模塊的需求做出對邏輯層發起請求和發起響應的操作,當此rapidio器件作為主機器件時,負責發起請求和檢驗發起響應;
11、目標模作為從機模塊時,負責產生目標請求和檢驗對應的目標響應;
12、其中,用戶模塊為負責rapidio器件控制信號的發送和接收,以及數據處理功能;通過fifo緩沖器完成用戶數據在用戶接口和srioip核之間的速率匹配。
13、進一步,在步驟s2中,當進行寫事務操作時,寫入地址和數據到維護端口的通道上;寫事務執行完畢后,srio邏輯層接收到相應操作的響應;
14、當進行讀事務操作時,寫入需要讀取的地址和命令;讀事務完成后,srio邏輯層接收到相應操作的響應,同時收到讀取數據。
15、進一步,在步驟s2中,通過讀寫事務對rapidio器件進行維護操作包括:
16、s201,首先用戶通過維護端口向srio端點的本地寄存器提出更新或者讀取的維護請求;
17、s202,本地srio端點的邏輯層將請求事務包轉發到srio端點的配置結構;
18、s203,配置結構對當前維護請求的地址進行解析,按照解析的請求地址將該事務轉發到相應的配置寄存器中;
19、s204,對本地配置寄存器執行完讀取或者更新操作后,配置寄存器產生響應返回到配置結構中;
20、s205,配置結構接收到配置寄存器發送的響應后,通過配置結構將該響應轉發到srio端點的邏輯層中;
21、s206,srio端點的邏輯層接收到響應后,會解析包中信息并傳輸到相應的通道上。
22、進一步,在步驟s3中,請求模塊由請求測試序列模塊、請求包封裝模塊、請求響應驗證模塊、響應包解析模塊組成;
23、所述請求測試序列模塊產生測試指令序列,按照需求向目標器件發送nwrite、swrite等測試事務請求;
24、所述請求包封裝模塊根據rapidio事務類型分類,將重構配置文件數據和重構波形編號按照rapidio包格式進行組幀,通過axi4-stream接口將包發送到本地端點的邏輯層;
25、所述請求響應驗證模塊負責將需要返回響應的請求進行信息驗證,檢驗返回響應是否正確;
26、所述響應包解析模塊負責對接收的響應事務包進行解析,進而獲取響應包中的狀態信息和讀取數據。
27、進一步,在步驟s4中,目標模塊由目標器件自動返回響應模塊、目標器件請求包解析模塊和目標器件響應包封裝模塊組成;
28、所述目標器件請求包解析模塊對目標器件接收的事務包進行解析,將重構數據和重構波形編號解析出來存入到fifo中緩存;
29、所述目標器件自動返回響應模塊根據目標器件請求包解析模塊提供的信息,生成與請求事務對應的響應;
30、所述目標器件響應包封裝模塊對目標器件自動返回響應模塊生成的響應進行組幀,然后通過axi4-stream接口將響應傳輸到srio邏輯層。
31、進一步,在步驟s5中,所述srio通信軟件框架包括請求模塊,目標模塊,srioip核,發送fifo模塊以及接收fifo模塊;
32、請求模塊代碼和目標模塊代碼在生成srioip核時自動生成,發送fifo模塊和接收fifo模塊對傳輸數據進行緩存并且完成用戶時鐘域和srio時鐘域的速率匹配。
33、進一步,所述發送fifo模塊通過調用異步fifo實現對發送數據的緩存、發送端時鐘域與srio時鐘域的速率匹配;此發送fifo模塊中的異步fifo例化fpga內部的fifoip核,設置輸入位寬、輸出位寬,、深度、寫時鐘、讀時鐘;例化發送fifo模塊具體包括:
34、當fifo寫使能信號send_wr_en為高電平時,寫入數據send_din在send_clk時鐘同步下寫入fifo;
35、當fifo的讀使能信號send_rd_en為高電平時,從fifo中讀出數據send_dout;
36、當初始化信號、數據有效信號以及srioip核準備信號同時有效時鏈路初始化、傳輸通路握手成功,send_rd_en信號為高電平,當數據包發送完成信號拉高時send_rd_en變為低電平;
37、將配置數據寫入fifo時將send_wr_en拉高,如果fifo滿或者數據寫入結束時拉低send_wr_en。
38、進一步,所述接收fifo模塊,將數據包中解析出的配置數據緩存在異步fifo中,接收fifo模塊中的異步fifo例化fpga內部的fifoip核,設置輸入位寬,輸出位寬,深度,寫時鐘,讀時鐘;例化發送fifo模塊包括:
39、當檢測到通道握手成功,并且有數據包到來時receive_wr_en變為高電平,將數據包中解析出的有效數據receive_din寫本文檔來自技高網...
【技術保護點】
1.一種基于FPGA的串行高速接口封裝方法,其特征在于,該方法包括:
2.根據權利要求1所述的基于FPGA的串行高速接口封裝方法,其特征在于,在步驟S1中,所述用戶接口模塊包括:
3.根據權利要求1所述的基于FPGA的串行高速接口封裝方法,其特征在于,在步驟S2中,當進行寫事務操作時,寫入地址和數據到維護端口的通道上;寫事務執行完畢后,SRIO邏輯層接收到相應操作的響應;
4.根據權利要求1所述的基于FPGA的串行高速接口封裝方法,其特征在于,在步驟S2中,通過讀寫事務對RapidIO器件進行維護操作包括:
5.根據權利要求1所述的基于FPGA的串行高速接口封裝方法,其特征在于,在步驟S3中,請求模塊由請求測試序列模塊、請求包封裝模塊、請求響應驗證模塊、響應包解析模塊組成;
6.根據權利要求1所述的基于FPGA的串行高速接口封裝方法,其特征在于,在步驟S4中,目標模塊由目標器件自動返回響應模塊、目標器件請求包解析模塊和目標器件響應包封裝模塊組成;
7.根據權利要求1所述的基于FPGA的串行高速接口封裝方法,其
8.根據權利要求7所述的基于FPGA的串行高速接口封裝方法,其特征在于,所述發送FIFO模塊通過調用異步FIFO實現對發送數據的緩存、發送端時鐘域與SRIO時鐘域的速率匹配;此發送FIFO模塊中的異步FIFO例化FPGA內部的FIFOIP核,設置輸入位寬、輸出位寬,、深度、寫時鐘、讀時鐘;例化發送FIFO模塊具體包括:
9.根據權利要求7所述的基于FPGA的串行高速接口封裝方法,其特征在于,所述接收FIFO模塊,將數據包中解析出的配置數據緩存在異步FIFO中,接收FIFO模塊中的異步FIFO例化FPGA內部的FIFOIP核,設置輸入位寬,輸出位寬,深度,寫時鐘,讀時鐘;例化發送FIFO模塊包括:
10.一種基于FPGA的串行高速接口封裝系統,其特征在于,該系統實施如權利要求1-9任意一項所述基于FPGA的串行高速接口封裝方法,該系統包括:
...【技術特征摘要】
1.一種基于fpga的串行高速接口封裝方法,其特征在于,該方法包括:
2.根據權利要求1所述的基于fpga的串行高速接口封裝方法,其特征在于,在步驟s1中,所述用戶接口模塊包括:
3.根據權利要求1所述的基于fpga的串行高速接口封裝方法,其特征在于,在步驟s2中,當進行寫事務操作時,寫入地址和數據到維護端口的通道上;寫事務執行完畢后,srio邏輯層接收到相應操作的響應;
4.根據權利要求1所述的基于fpga的串行高速接口封裝方法,其特征在于,在步驟s2中,通過讀寫事務對rapidio器件進行維護操作包括:
5.根據權利要求1所述的基于fpga的串行高速接口封裝方法,其特征在于,在步驟s3中,請求模塊由請求測試序列模塊、請求包封裝模塊、請求響應驗證模塊、響應包解析模塊組成;
6.根據權利要求1所述的基于fpga的串行高速接口封裝方法,其特征在于,在步驟s4中,目標模塊由目標器件自動返回響應模塊、目標器件請求包解析模塊和目標器件響應包封裝模塊組成;
7.根據權利要求1所述...
【專利技術屬性】
技術研發人員:代紅超,
申請(專利權)人:天津津航計算技術研究所,
類型:發明
國別省市:
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。