【技術實現步驟摘要】
本專利技術屬于半導體制造，尤其涉及一種無時鐘的四端口多地址晶圓接受度測試結構及其測試方法。
技術介紹
1、在半導體晶圓生產過程中，wat（wafer?acceptance?test，晶圓接受度測試）是一個至關重要的步驟，它包括兩個主要層面：
2、testkey的代表性：wat測試中的testkey與晶圓上的芯片一同完成制造流程，并且這些測試結構被設計為具有“典型性”，意味著它們的測試結果能夠代表芯片上同類型器件的性能。例如，wat測試得到的飽和電流越高，表明芯片內部晶體管的飽和電流也越高，從而推斷芯片具有更高的速度。
3、工藝監控：testkey的測試結構專注于捕獲生產線上的工藝波動和潛在風險，而不需要承擔測試以外的功能。它們可以按照最小工藝窗口或特定的經驗教訓來設計，以針對特定工藝步驟敏感的測試結構。
4、傳統的wat測試通常使用24?pin的測試針卡，每個pin對應testkey的一個鋁焊盤al?pad。al?pad通過金屬走線與測試結構的一個端點直接連接。這種直接連接的好處是減少了其他因素對測試的干擾，并且測試邏輯簡單，便于操作。
5、盡管存在類似sram選址電路的技術，可以在多個結構之間進行選擇，但這些電路需要時鐘信號驅動。由于wat測試所用的機臺沒有發出時鐘信號的能力，因此wat測試只能針對單一結構進行。這導致一條testkey可以測試的內容非常有限。如果一個測試結構需要4個測試pin，并且可以共用vdd?pin，那么一個有24?pin的testkey只能放置7個這樣的測
6、本專利技術旨在解決現有wat測試中存在的限制，即在不改變現有的wat測試機臺和測試針卡的前提下，通過創新的技術方案，實現對任意數量測試結構的測試，同時保持測試所用的pin數量不變。
技術實現思路
1、本專利技術的目的在于克服上述現有技術的不足，提供一種無時鐘的四端口多地址晶圓接受度測試結構及其測試方法。
2、本專利技術是這樣實現的，第一方面，本專利技術提供一種無時鐘的四端口多地址晶圓接受度測試結構，包括：4個端口、n個觸發器、n層樹狀選通電路；
3、所述4個端口包括信號端口、節拍端口、供電端口、接地端口；
4、n個觸發器中，第1個觸發器的時鐘輸入端接4個端口中節拍端口，數據輸入端接4個端口中信號端口，輸出端接第1個樹狀選通電路的控制端，gnd端接4個端口中接地端口；其他觸發器的時鐘輸入端接4個端口中節拍端口，數據輸入端接上一個觸發器的輸出端，輸出端接對應層樹狀選通電路的控制端，gnd端接4個端口中接地端口；
5、n層樹狀選通電路中，第i個樹狀選通電路包括個多路復用器mux，i∈[1，n]；第1層樹狀選通電路中，每個多路復用器mux的兩個輸出端分別連接下一個樹狀選通電路中兩個多路復用器mux的輸入端，輸入端接4個端口中供電端口；其他層樹狀選通電路中，每個多路復用器mux的兩個輸出端分別連接下一個樹狀選通電路中兩個多路復用器mux的輸入端，輸入端接上一個樹狀選通電路其中一個多路復用器mux的一個輸出端。
6、優選地，4個端口中，所述信號端口提供輸入信號；所述節拍端口通過拉高或拉低電壓，給觸發器提供一個節拍；所述供電端口提供測試電壓。
7、優選地，所述n個觸發器的型號相同。所述觸發器采用d觸發器、jk觸發器、rs觸發器或t觸發器；優選采用jk觸發器。
8、第二方面，本專利技術提供一種四端口多地址晶圓接受度測試方法，所述方法包括：
9、將包含上述測試結構的晶圓放置在晶圓接受度測試探針臺上，使用標準晶圓接受度測試針卡完成晶圓接受度測試機與測試結構的連接；其中測試結構的最后一層樹狀選通電路中每個多路復用器mux的一個輸出端接一個待測器件；
10、通過晶圓接受度測試機控制4個端口中信號端口、節拍端口，并為供電端口提供測試電壓；對選通后的待測器件進行測試；
11、完成當前待測器件測試后，再通過控制4個端口中信號端口和節拍端口，修改觸發器的電壓狀態設置，進而實現修改多路復用器mux選通，將另一個待測器件聯通，并進行測試；重復當前步驟流程，完成所有待測器件的測試。
12、優選地，所述通過晶圓接受度測試機控制4個端口中信號端口、節拍端口具體是：通過信號端口和節拍端口給n個觸發器設置電壓狀態，實現對多路復用器mux的選通；
13、優選地，所述n個觸發器輸出端輸出的電壓狀態與自身信號端提供的電壓狀態順序相反。
14、本專利技術的有益效果至少包括如下：
15、（1）本專利技術可利用現有?wat?測試機臺和針卡，無需重復測試?testkey，即可實現大量測試結構的檢測，極大提高了測試效率和資源利用率。
16、（2）本專利技術擺脫時鐘信號依賴，利用節拍信號和觸發器特性實現?mux?選通，簡化測試架構，避免時鐘相關問題，提升穩定性。
17、（3）本專利技術內部無需時鐘或振蕩電路，降低因電路復雜產生的工藝偏差和同步問題風險，增強測試結構可靠性。
18、（4）本專利技術相較于傳統多?pin?控制?mux?策略，僅用?4?個?pin?就能完成選通，大幅節省引腳資源，尤其適用于復雜測試結構，降低成本與設計難度。
本文檔來自技高網...【技術保護點】
1.一種無時鐘的四端口多地址晶圓接受度測試結構，其特征在于包括：4個端口、N個觸發器、N層樹狀選通電路；
2.根據權利要求1所述測試結構，其特征在于，4個端口中，所述信號端口提供輸入信號；所述節拍端口通過拉高或拉低電壓，給觸發器提供一個節拍；所述供電端口提供測試電壓。
3.根據權利要求1所述測試結構，其特征在于，所述N個觸發器的型號相同。
4.根據權利要求1或3所述測試結構，其特征在于，所述觸發器采用D觸發器、JK觸發器、RS觸發器或T觸發器。
5.根據權利要求1或3所述測試結構，其特征在于，所述觸發器采用JK觸發器。
6.一種四端口多地址晶圓接受度測試方法，其特征在于，所述方法包括：
7.根據權利要求6所述方法，其特征在于，所述通過晶圓接受度測試機控制4個端口中信號端口、節拍端口具體是：通過信號端口和節拍端口給N個觸發器設置電壓狀態，實現對多路復用器的選通。
8.根據權利要求6所述方法，其特征在于，所述N個觸發器輸出端輸出的電壓狀態與N個觸發器信號端提供的電壓狀態順序相反。
【技術特征摘要】
1.一種無時鐘的四端口多地址晶圓接受度測試結構，其特征在于包括：4個端口、n個觸發器、n層樹狀選通電路；
2.根據權利要求1所述測試結構，其特征在于，4個端口中，所述信號端口提供輸入信號；所述節拍端口通過拉高或拉低電壓，給觸發器提供一個節拍；所述供電端口提供測試電壓。
3.根據權利要求1所述測試結構，其特征在于，所述n個觸發器的型號相同。
4.根據權利要求1或3所述測試結構，其特征在于，所述觸發器采用d觸發器、jk觸發器、rs觸發器或t觸發器。<...
【專利技術屬性】
技術研發人員：崔云龍，姚陽光，黎美玲，鐘佳玲，
申請(專利權)人：浙江創芯集成電路有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。