【技術(shù)實(shí)現(xiàn)步驟摘要】
本技術(shù)屬于數(shù)字電路領(lǐng)域，涉及一種存算一體電路設(shè)計(jì)技術(shù)，尤其是涉及一種基于鐵電晶體管（fefet，鐵電場(chǎng)效應(yīng)晶體管）的存算一體比較運(yùn)算單元及比較器電路。
技術(shù)介紹
1、在由環(huán)境能量收集技術(shù)供電的物聯(lián)網(wǎng)邊緣端芯片中，邏輯運(yùn)算進(jìn)程容易受到不穩(wěn)定電源的影響，在掉電情況下，數(shù)據(jù)不能被及時(shí)保存，進(jìn)而會(huì)影響計(jì)算的連續(xù)性和數(shù)據(jù)的安全性。為了克服掉電影響，利用新興非易失性存儲(chǔ)器件搭建的支持現(xiàn)場(chǎng)備份和數(shù)據(jù)恢復(fù)的存算一體電路被認(rèn)為是一種有前途的解決方案。在眾多非易失性存儲(chǔ)器件中鐵電晶體管因其低功耗、高開(kāi)關(guān)比，以及與現(xiàn)有cmos工藝的兼容性而受到特別關(guān)注。現(xiàn)有的物聯(lián)網(wǎng)邊緣端芯片已經(jīng)利用鐵電晶體管的存儲(chǔ)能力，制備了能夠進(jìn)行掉電恢復(fù)的存算一體觸發(fā)器。但在邏輯運(yùn)算方面，缺乏對(duì)于鐵電晶體管運(yùn)算能力的有效開(kāi)發(fā)，要么僅在原有mos邏輯門(mén)基礎(chǔ)上用鐵電晶體管進(jìn)行替換，運(yùn)算結(jié)果難以掉電恢復(fù)；要么以鐵電晶體管的內(nèi)部狀態(tài)和外部電壓共同作為輸入的邏輯變量，雖然能夠保存運(yùn)算結(jié)果，但因輸入的邏輯變量形式不統(tǒng)一，需要額外的轉(zhuǎn)換電路實(shí)現(xiàn)邏輯級(jí)聯(lián)，限制了邏輯級(jí)聯(lián)，并增加了功耗開(kāi)銷(xiāo)。因此物聯(lián)網(wǎng)邊緣端邏輯運(yùn)算單元庫(kù)的發(fā)展受限。
2、在數(shù)字系統(tǒng)中，數(shù)值比較器是一種常見(jiàn)且重要的集成電路組件，它用于比較兩個(gè)數(shù)值的大小，并輸出相應(yīng)的邏輯信號(hào)。現(xiàn)有的數(shù)值比較器大多采用mos邏輯門(mén)搭建組合電路來(lái)實(shí)現(xiàn)兩個(gè)數(shù)值的大小比較，但組合電路并不具備存儲(chǔ)功能，即使采用額外的靜態(tài)鎖存器存儲(chǔ)比較結(jié)果，在掉電環(huán)境中也并不能有效保持?jǐn)?shù)據(jù)，恢復(fù)供電時(shí)會(huì)導(dǎo)致參與運(yùn)算的數(shù)據(jù)并不是實(shí)際比較結(jié)果，影響計(jì)算結(jié)果的準(zhǔn)確性。<...
【技術(shù)保護(hù)點(diǎn)】
1.一種基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于包括：
2.根據(jù)權(quán)利要求1所述的基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于所述輸入模塊具有第一信號(hào)輸入端和第二信號(hào)輸入端、運(yùn)算控制端、第一信號(hào)輸出端和第二信號(hào)輸出端，所述運(yùn)算模塊具有第一信號(hào)輸入端和第二信號(hào)輸入端、高電源連接端、信號(hào)輸出端，所述運(yùn)算模塊的第一信號(hào)輸入端同時(shí)作為該存算一體比較運(yùn)算單元的第一初始化端，所述運(yùn)算模塊的第二信號(hào)輸入端同時(shí)作為該存算一體比較運(yùn)算單元的第二初始化端，所述輸出模塊具有低電源連接端、信號(hào)傳輸端、信號(hào)輸入端、信號(hào)輸出端、鎖存控制端；所述第一初始化端和所述第二初始化端各接收一個(gè)初始化的電壓信號(hào)，所述輸入模塊的第一信號(hào)輸出端與所述運(yùn)算模塊的第一信號(hào)輸入端連接，所述輸入模塊的第二信號(hào)輸出端分別與所述運(yùn)算模塊的第二信號(hào)輸入端和所述輸出模塊的信號(hào)傳輸端連接，所述運(yùn)算模塊的信號(hào)輸出端與所述輸出模塊的信號(hào)輸入端連接，所述運(yùn)算模塊的高電源連接端接電源，所述輸出模塊的低電源連接端接地，所述輸入模塊的第一信號(hào)輸入端和第二信號(hào)輸入端各接收一個(gè)待比較的電壓信號(hào)，所述輸入模塊的運(yùn)算控制端接收單元運(yùn)算控制
3.根據(jù)權(quán)利要求2所述的基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于所述輸入模塊包括第一NMOS晶體管和第二NMOS晶體管，所述第一NMOS晶體管的源極作為所述輸入模塊的第一信號(hào)輸入端，所述第二NMOS晶體管的源極作為所述輸入模塊的第二信號(hào)輸入端，所述第一NMOS晶體管的柵極和所述第二NMOS晶體管的柵極相連并作為所述輸入模塊的運(yùn)算控制端，所述第一NMOS晶體管的漏極作為所述輸入模塊的第一信號(hào)輸出端，所述第二NMOS晶體管的漏極作為所述輸入模塊的第二信號(hào)輸出端。
4.根據(jù)權(quán)利要求2或3所述的基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于所述運(yùn)算模塊還包括一個(gè)PMOS晶體管，所述PMOS晶體管的柵極和源極相連并作為所述運(yùn)算模塊的高電源連接端，所述PMOS晶體管的漏極與所述鐵電晶體管的漏極相連并作為所述運(yùn)算模塊的信號(hào)輸出端，所述鐵電晶體管的柵極作為所述運(yùn)算模塊的第一信號(hào)輸入端，所述鐵電晶體管的源極作為所述運(yùn)算模塊的第二信號(hào)輸入端。
5.根據(jù)權(quán)利要求4所述的基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于所述輸出模塊包括第三NMOS晶體管和第四NMOS晶體管，所述第三NMOS晶體管的源極作為所述輸出模塊的低電源連接端，所述第三NMOS晶體管的漏極作為所述輸出模塊的信號(hào)傳輸端，所述第三NMOS晶體管的柵極與所述第四NMOS晶體管的柵極相連并作為所述輸出模塊的鎖存控制端，所述第四NMOS晶體管的源極作為所述輸出模塊的信號(hào)輸入端，所述第四NMOS晶體管的漏極作為所述輸出模塊的信號(hào)輸出端。
6.一種使用權(quán)利要求5所述的存算一體比較運(yùn)算單元實(shí)現(xiàn)的比較器電路，其特征在于包括：
7.根據(jù)權(quán)利要求6所述的比較器電路，其特征在于所述第一存算一體比較運(yùn)算單元和所述第二存算一體比較運(yùn)算單元并聯(lián)，所述互鎖單元具有第一信號(hào)輸入端和第二信號(hào)輸入端、所述小于比較路徑的信號(hào)輸出端、所述等于比較路徑的信號(hào)輸出端、所述大于比較路徑的信號(hào)輸出端，所述低位抑制單元具有第一信號(hào)輸入端和第二信號(hào)輸入端、信號(hào)輸出端；所述第一存算一體比較運(yùn)算單元中的所述輸入模塊的第一信號(hào)輸入端接收第一電壓信號(hào)、第二信號(hào)輸入端接收第二電壓信號(hào)，所述第二存算一體比較運(yùn)算單元中的所述輸入模塊的第一信號(hào)輸入端接收第二電壓信號(hào)、第二信號(hào)輸入端接收第一電壓信號(hào)，所述第一存算一體比較運(yùn)算單元中的所述輸出模塊的信號(hào)輸出端與所述互鎖單元的第一信號(hào)輸入端連接，所述第二存算一體比較運(yùn)算單元中的所述輸出模塊的信號(hào)輸出端與所述互鎖單元的第二信號(hào)輸入端連接，所述小于比較路徑的信號(hào)輸出端輸出小于比較結(jié)果，所述等于比較路徑的信號(hào)輸出端輸出等于比較結(jié)果，所述大于比較路徑的信號(hào)輸出端輸出大于比較結(jié)果，所述等于比較路徑的信號(hào)輸出端與所述低位抑制單元的第一信號(hào)輸入端連接，所述低位抑制單元的第二信號(hào)輸入端接收原始運(yùn)算控制信號(hào)，所述低位抑制單元的信號(hào)輸出端輸出單元運(yùn)算控制信號(hào)，所述低位抑制單元的信號(hào)輸出端分別與所述第一存算一體比較運(yùn)算單元和所述第二存算一體比較運(yùn)算單元中的所述輸入模塊的運(yùn)算控制端連接。
8.根據(jù)權(quán)利要求7...
【技術(shù)特征摘要】
1.一種基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于包括：
2.根據(jù)權(quán)利要求1所述的基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于所述輸入模塊具有第一信號(hào)輸入端和第二信號(hào)輸入端、運(yùn)算控制端、第一信號(hào)輸出端和第二信號(hào)輸出端，所述運(yùn)算模塊具有第一信號(hào)輸入端和第二信號(hào)輸入端、高電源連接端、信號(hào)輸出端，所述運(yùn)算模塊的第一信號(hào)輸入端同時(shí)作為該存算一體比較運(yùn)算單元的第一初始化端，所述運(yùn)算模塊的第二信號(hào)輸入端同時(shí)作為該存算一體比較運(yùn)算單元的第二初始化端，所述輸出模塊具有低電源連接端、信號(hào)傳輸端、信號(hào)輸入端、信號(hào)輸出端、鎖存控制端；所述第一初始化端和所述第二初始化端各接收一個(gè)初始化的電壓信號(hào)，所述輸入模塊的第一信號(hào)輸出端與所述運(yùn)算模塊的第一信號(hào)輸入端連接，所述輸入模塊的第二信號(hào)輸出端分別與所述運(yùn)算模塊的第二信號(hào)輸入端和所述輸出模塊的信號(hào)傳輸端連接，所述運(yùn)算模塊的信號(hào)輸出端與所述輸出模塊的信號(hào)輸入端連接，所述運(yùn)算模塊的高電源連接端接電源，所述輸出模塊的低電源連接端接地，所述輸入模塊的第一信號(hào)輸入端和第二信號(hào)輸入端各接收一個(gè)待比較的電壓信號(hào)，所述輸入模塊的運(yùn)算控制端接收單元運(yùn)算控制信號(hào)，所述輸出模塊的鎖存控制端接收鎖存控制信號(hào)，所述輸出模塊的信號(hào)輸出端輸出電壓信號(hào)形式的比較結(jié)果；所述輸入模塊的第一信號(hào)輸入端接收的待比較的電壓信號(hào)小于第二信號(hào)輸入端接收的待比較的電壓信號(hào)時(shí)，所述輸出模塊的信號(hào)輸出端輸出高電平；所述輸入模塊的第一信號(hào)輸入端接收的待比較的電壓信號(hào)大于或等于第二信號(hào)輸入端接收的待比較的電壓信號(hào)時(shí)，所述輸出模塊的信號(hào)輸出端輸出低電平。
3.根據(jù)權(quán)利要求2所述的基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于所述輸入模塊包括第一nmos晶體管和第二nmos晶體管，所述第一nmos晶體管的源極作為所述輸入模塊的第一信號(hào)輸入端，所述第二nmos晶體管的源極作為所述輸入模塊的第二信號(hào)輸入端，所述第一nmos晶體管的柵極和所述第二nmos晶體管的柵極相連并作為所述輸入模塊的運(yùn)算控制端，所述第一nmos晶體管的漏極作為所述輸入模塊的第一信號(hào)輸出端，所述第二nmos晶體管的漏極作為所述輸入模塊的第二信號(hào)輸出端。
4.根據(jù)權(quán)利要求2或3所述的基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于所述運(yùn)算模塊還包括一個(gè)pmos晶體管，所述pmos晶體管的柵極和源極相連并作為所述運(yùn)算模塊的高電源連接端，所述pmos晶體管的漏極與所述鐵電晶體管的漏極相連并作為所述運(yùn)算模塊的信號(hào)輸出端，所述鐵電晶體管的柵極作為所述運(yùn)算模塊的第一信號(hào)輸入端，所述鐵電晶體管的源極作為所述運(yùn)算模塊的第二信號(hào)輸入端。
5.根據(jù)權(quán)利要求4所述的基于鐵電晶體管的存算一體比較運(yùn)算單元，其特征在于所述輸出模塊包括第三nmos晶體管和第四nmos晶體管，所述第三nmos晶體管的源極作為所述輸出模塊的低電源連接端，所述第三nmos晶體管的漏極作為所述輸出模塊的信號(hào)傳輸端，所述第三nmos晶體管的柵極與所述第四nmos晶體管的柵極相連并作為所述輸出模塊的鎖存控制端，所述第四nmos晶體管的源極作為所述輸出模塊的信號(hào)輸入端，所述第四nmos晶體管的漏極作...
【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：查曉婧，吳乾火，
申請(qǐng)(專(zhuān)利權(quán))人：寧波大學(xué)，
類(lèi)型：新型
國(guó)別省市：
還沒(méi)有人留言評(píng)論。發(fā)表了對(duì)其他瀏覽者有用的留言會(huì)獲得科技券。