【技術(shù)實現(xiàn)步驟摘要】
本申請涉及半導(dǎo)體制造，特別是涉及一種半導(dǎo)體器件及其制作方法。
技術(shù)介紹
1、半導(dǎo)體制造中，通常需要在ild(inter?layer?dielectric，層間介質(zhì))中形成接觸孔，再填充鎢等金屬以實現(xiàn)底層和頂層的導(dǎo)電介質(zhì)之間的電連接，例如晶體管與金屬互連層之間的電連接。
2、目前的接觸孔多為垂直型接觸孔，隨著芯片的尺寸越來越小，芯片中晶體管的尺寸以及晶體管之間的距離也越來越小，現(xiàn)有的垂直型接觸孔工藝難以實現(xiàn)接觸孔的刻蝕和鎢等金屬的填充，導(dǎo)致接觸孔與柵極結(jié)構(gòu)之間的寄生電容較大，從而影響半導(dǎo)體器件的性能。
技術(shù)實現(xiàn)思路
1、本申請?zhí)峁┮环N半導(dǎo)體器件及其制作方法，縮小接觸孔靠近柵極結(jié)構(gòu)、源極區(qū)或漏極區(qū)一側(cè)的尺寸，增大接觸孔光刻工藝窗口，同時減小接觸孔與柵極之間的寄生電容。
2、為解決上述技術(shù)問題，本申請?zhí)峁┮环N半導(dǎo)體器件，包括：半導(dǎo)體襯底，包括第一表面；晶體管結(jié)構(gòu)，包括柵極結(jié)構(gòu)、源極區(qū)和漏極區(qū)，其中，所述柵極結(jié)構(gòu)形成在所述半導(dǎo)體襯底的所述第一表面上，所述源極區(qū)和所述漏極區(qū)形成在所述半導(dǎo)體襯底中并通過所述第一表面裸露；第一硬掩膜層，設(shè)置在所述晶體管結(jié)構(gòu)上；層間介質(zhì)層，設(shè)置在所述第一硬掩膜層上；接觸孔，貫穿所述層間介質(zhì)層和所述第一硬掩膜層，并裸露出所述柵極結(jié)構(gòu)、所述源極區(qū)和所述漏極區(qū)中的至少之一；其中，所述層間介質(zhì)層的材質(zhì)的刻蝕選擇比高于所述第一硬掩膜層的材質(zhì)的刻蝕選擇比，所述接觸孔靠近所述柵極結(jié)構(gòu)、所述源極區(qū)或所述漏極區(qū)的第一部分的寬度小于所述接觸孔遠離所述柵極結(jié)構(gòu)、
3、一些實施例中，所述接觸孔包括柵極接觸孔、源極接觸孔或者漏極接觸孔；其中，所述柵極接觸孔用以裸露出所述柵極結(jié)構(gòu)，所述源極接觸孔用以裸露出所述源極區(qū)，所述漏極接觸孔用以裸露出所述漏極區(qū)。
4、一些實施例中，所述柵極接觸孔、所述源極接觸孔或者所述漏極接觸孔同步形成。
5、一些實施例中，所述接觸孔的所述第二部分形成在所述層間介質(zhì)層中，所述第一部分包括第一子部分，形成在所述第一硬掩膜層中；從遠離所述半導(dǎo)體襯底至靠近所述半導(dǎo)體襯底的方向上，位于所述第一硬掩膜層中的所述第一子部分的至少部分的寬度逐漸減小。
6、一些實施例中，所述半導(dǎo)體器件進一步包括：平坦化層，設(shè)置在所述半導(dǎo)體襯底與所述第一硬掩膜層之間，且位于所述源極區(qū)和所述漏極區(qū)上；所述柵極結(jié)構(gòu)的上表面與所述平坦化層的上表面處于同一水平面。
7、一些實施例中，所述接觸孔還貫穿所述平坦化層，所述接觸孔的所述第一部分還包括第二子部分，形成在所述平坦化層中，以裸露出所述源極區(qū)或者所述漏極區(qū)；所述第二子部分的寬度不大于所述第一子部分的最小寬度。
8、一些實施例中，所述半導(dǎo)體器件還包括：阻性結(jié)構(gòu)，設(shè)置在所述第一硬掩膜層的部分上；其中，所述阻性結(jié)構(gòu)包括：阻性層，設(shè)置在所述第一硬掩膜層的部分上；第一介質(zhì)層，設(shè)置在所述阻性層上；第二硬掩膜層，設(shè)置在所述第一介質(zhì)層上；其中，所述層間介質(zhì)層的至少部分設(shè)置在所述第二硬掩膜層上，所述第二硬掩膜層的材質(zhì)的刻蝕選擇比低于所述層間介質(zhì)層的材質(zhì)的刻蝕選擇比。
9、一些實施例中，所述接觸孔還包括阻性器件接觸孔，所述阻性器件接觸孔貫穿所述阻性結(jié)構(gòu)上的所述層間介質(zhì)層、所述第二硬掩膜層、和所述第一介質(zhì)層，以裸露出所述阻性層；所述阻性器件接觸孔靠近所述阻性層的第一部分的寬度小于所述阻性器件接觸孔遠離所述阻性層的第二部分的寬度。
10、為解決上述技術(shù)問題本申請還提供一種半導(dǎo)體器件的制作方法，包括：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成晶體管結(jié)構(gòu)，所述晶體管結(jié)構(gòu)包括柵極結(jié)構(gòu)、源極區(qū)和漏極區(qū)；在所述半導(dǎo)體襯底和所述晶體管結(jié)構(gòu)上依次形成第一硬掩膜層和層間介質(zhì)層；刻蝕所述層間介質(zhì)層和所述第一硬掩膜層形成接觸孔，所述接觸孔裸露出所述柵極結(jié)構(gòu)、所述源極區(qū)和所述漏極區(qū)中的至少之一；其中，所述層間介質(zhì)層的材質(zhì)的刻蝕選擇比高于所述第一硬掩膜層的材質(zhì)的刻蝕選擇比，所述接觸孔靠近所述柵極結(jié)構(gòu)、所述源極區(qū)或所述漏極區(qū)的第一部分的寬度小于所述接觸孔遠離所述柵極結(jié)構(gòu)、所述源極區(qū)或所述漏極區(qū)的第二部分的寬度。
11、一些實施例中，形成所述第一硬掩膜層之后，形成所述層間介質(zhì)層之前，還包括：形成阻性結(jié)構(gòu)，所述阻性結(jié)構(gòu)包括：阻性層、第一介質(zhì)層和第二硬掩膜層，所述第二硬掩膜層的材質(zhì)的刻蝕選擇比低于所述層間介質(zhì)層的材質(zhì)的刻蝕選擇比；所述刻蝕所述層間介質(zhì)層和所述第一硬掩膜層形成接觸孔，還包括：刻蝕所述阻性結(jié)構(gòu)上的所述層間介質(zhì)層和所述阻性結(jié)構(gòu)形成阻性器件接觸孔，所述阻性器件接觸孔靠近所述阻性層的第一部分的寬度小于所述阻性器件接觸孔遠離所述阻性層的第二部分的寬度。
12、本申請?zhí)峁┝艘环N半導(dǎo)體器件及其制作方法，其中，所述半導(dǎo)體器件包括：半導(dǎo)體襯底，包括第一表面；晶體管結(jié)構(gòu)，包括柵極結(jié)構(gòu)、源極區(qū)和漏極區(qū)，其中，所述柵極結(jié)構(gòu)形成在所述半導(dǎo)體襯底的所述第一表面上，所述源極區(qū)和所述漏極區(qū)形成在所述半導(dǎo)體襯底中并通過所述第一表面裸露；第一硬掩膜層，設(shè)置在所述晶體管結(jié)構(gòu)上；層間介質(zhì)層，設(shè)置在所述第一硬掩膜層上；接觸孔，貫穿所述層間介質(zhì)層和所述第一硬掩膜層，并裸露出所述柵極結(jié)構(gòu)、所述源極區(qū)和所述漏極區(qū)中的至少之一；其中，所述層間介質(zhì)層的材質(zhì)的刻蝕選擇比高于所述第一硬掩膜層的材質(zhì)的刻蝕選擇比，所述接觸孔靠近所述柵極結(jié)構(gòu)、所述源極區(qū)或所述漏極區(qū)的第一部分的寬度小于所述接觸孔遠離所述柵極結(jié)構(gòu)、所述源極區(qū)或所述漏極區(qū)的第二部分的寬度。由此縮小了接觸孔靠近柵極結(jié)構(gòu)、源極區(qū)或漏極區(qū)一側(cè)的尺寸，增大了接觸孔光刻工藝窗口，同時減小了接觸孔與柵極之間的寄生電容。
本文檔來自技高網(wǎng)...【技術(shù)保護點】
1.一種半導(dǎo)體器件，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，進一步包括：
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，還包括：
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，其特征在于，
9.一種半導(dǎo)體器件的制作方法，其特征在于，包括：
10.根據(jù)權(quán)利要求9所述的制作方法，其特征在于，形成所述第一硬掩膜層之后，形成所述層間介質(zhì)層之前，還包括：
【技術(shù)特征摘要】
1.一種半導(dǎo)體器件，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其特征在于，
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其特征在于，進一步包括：
6.根據(jù)權(quán)利要求5所述的半...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：李培權(quán)，薛廣杰，劉志文，
申請(專利權(quán))人：武漢新芯集成電路股份有限公司，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。