【技術實現步驟摘要】
本專利技術屬于集成電路設計領域，尤其涉及一種擴頻時鐘產生裝置。
技術介紹
1、在嵌入式領域，傳統的并行通信方式已經無法滿足大數據量以及多設備組網的通信要求，串行數據傳輸（serdes）已成為高速數據傳輸的主流方式，這對時鐘頻率和性能提出了更高的要求。對于單點頻，隨著通信速率提高，時鐘中心頻率也同步提高，電路中就會產生更強的電磁干擾（emi），影響其他設備的運行，導致該技術的發展和應用受到限制。為此發展了擴頻時鐘技術，即將單點頻的功率均勻分布到一個有限的帶寬內，從而降低單點頻電磁輻射的功率。
2、不論是單點頻還是擴頻時鐘，均需要使用鎖相環(pll)技術。pll是一種用來產生與參考時鐘有特定相位關系時鐘的電子系統。該系統一般包含鑒頻鑒相器（pfd）、電荷泵（cp）、環路濾波器(lf)、壓控振蕩器（vco）以及分頻器（div）。通過整個環路的反饋，最終使分頻時鐘和參考時鐘的相位達到一致。vco的輸出通常作為目標時鐘，其頻率由lf輸出的控制電壓決定。
3、現有的pll生成擴頻時鐘的方法有以下四種：（1）直接對參考時鐘進行調制。該方法雖然結構簡單，但數字調制噪聲帶寬很寬，難以通過環路濾除，其將直接反應在輸出時鐘上，導致相噪性能很差；（2）對vco的控制電壓進行調制。該方法對vco的控制電壓精度要求極高，不同的工藝下，擴頻調制的精度無法得到保證；（3）直接利用相位插值實現反饋回路的分頻器。該方法由于相位插值存在非線性以及插值器本身分辨率的問題，導致輸出時鐘出現大量的雜散信號，嚴重惡化相噪性能；（4）直接利用dsm對反
技術實現思路
1、專利技術目的：為了解決現有技術中擴頻時鐘產生器產生的擴頻時鐘精度低、相噪性能差的問題，本專利技術提供一種擴頻時鐘產生裝置。
2、技術方案：一種擴頻時鐘產生裝置，包括鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器及分頻器，還包括：
3、相位轉換器，輸入端連接分頻器，時鐘輸出端連接鑒頻鑒相器及參數生成器，溢出值輸出端連接第二加法器，相位轉換器用于將分頻器輸出的至少兩個時鐘合成分頻時鐘；
4、參數生成器，輸出端分別連接dsm調制器、第一加法器、第二加法器，分別用于提供dsm調制器的輸入參數、第一相位參數分量、分頻器的基數值；
5、dsm調制器，輸出端連接第一加法器，用于提供第二相位參數分量；
6、第一加法器，輸出端連接相位轉換器，用于將第一相位參數分量與第二相位參數分量相加后提供給相位轉換器；
7、第二加法器，輸出端連接分頻器，用于將分頻器的基數值與相位轉換器的溢出值相加后提供給分頻器。
8、進一步地，所述相位轉換器包括相位累加器、相位編碼器、相位倒換器及相位插值器，所述相位累加器用于對輸入的相位參數不斷累加；相位編碼器用于根據相位累加器的溢出狀態同步置位標志、對相位插值參數進行編碼；相位倒換器用于根據所述位標志對輸入相位轉換器的兩個時鐘進行交換，以及將相位值進行倒序；相位插值器用于根據編碼及輸入相位轉換器的兩個時鐘進行插值，輸出分頻時鐘。
9、進一步地，所述dsm調制器至少包含第一級累加器，將第一級累加器的末位在初始狀態時添加隨機擾碼。
10、進一步地，dsm調制器用于輸出均值為α/2n的離散相位，n為dsm調制器的位寬，α為dsm調制器的輸入參數；
11、其中，n由下式確定：
12、
13、n=m-w
14、其中，為時鐘分辨率，為參考時鐘頻率，?為目標擴頻時鐘的頻率上限，m為相位插值器位寬及dsm調制器位寬的和，w為相位轉換器中的相位插值器的位寬。
15、進一步地，所述參數生成器包含內部累加器，內部累加器的總位寬為m+1，其中包含一位符號位，用于參數雙向更新。
16、進一步地，設累加器更新步長為，擴頻時鐘的頻率與之間存在以下關系：
17、
18、
19、其中，為單步調整頻率，為時鐘分辨率，為擴頻時鐘頻率，為擴頻時鐘調制幅度，?為參考時鐘頻率。
20、進一步地，所述參數生成器根據分頻時鐘輸出預設的對應的參數，包括dsm調制器的輸入參數α、第一相位參數分量ph1、分頻器的基數值div_n。
21、進一步地，設第一加法器輸出的相位參數為ph，設dsm調制器輸出的第二相位參數分量為dsm，dsm是均值為α/2n的離散相位，各參數之間的關系包括：
22、?，
23、ph=?ph1+?dsm
24、其中，n?=0,1,2,3…，表示序號，表示多個相位參數。
25、相比較現有技術，本專利技術提供的一種擴頻時鐘產生裝置存在以下有益效果：
26、（1）通過分頻器實現整數分頻，結合利用相位插值器和dsm調制器實現小數分頻，可將相位插值的分辨率提高到一定的指標精度，使得產生的擴頻時鐘精度高抖動低，尤其適合應用于serdes系統，提高系統的適用性和可靠性；
27、（2）利用改造后的dsm調制技術，實現相位插值隨機化，有效抑制雜散頻率；
28、（3）相位轉換器利用相位倒換技術，能夠保證相位插值的連續性，不至于因相位參數變化太大而產生較大的隨機相位跳變，使相位插值器的非線性得到有效抑制；
29、（4）參數生成器根據分頻時鐘輸出相位轉換器所需要的相位參數、dsm調制器所需要的輸入參數、分頻器所需要的分頻基數值，使得相位轉換器、dsm調制器、分頻器之間相互配合工作，實現較好的分頻效果。
本文檔來自技高網...【技術保護點】
1.一種擴頻時鐘產生裝置，包括鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器及分頻器，其特征在于，還包括：
2.根據權利要求1所述的擴頻時鐘產生裝置，其特征在于，所述相位轉換器包括相位累加器、相位編碼器、相位倒換器及相位插值器，所述相位累加器用于對輸入的相位參數不斷累加；相位編碼器用于根據相位累加器的溢出狀態同步置位標志、對相位插值參數進行編碼；相位倒換器用于根據所述位標志對輸入相位轉換器的兩個時鐘進行交換，以及將相位值進行倒序；相位插值器用于根據編碼及輸入相位轉換器的兩個時鐘進行插值，輸出分頻時鐘。
3.根據權利要求1或2所述的擴頻時鐘產生裝置，其特征在于，所述DSM調制器至少包含第一級累加器，將第一級累加器的末位在初始狀態時添加隨機擾碼。
4.根據權利要求3所述的擴頻時鐘產生裝置，其特征在于，DSM調制器用于輸出均值為α/2N的離散相位，N為DSM調制器的位寬，α為DSM調制器的輸入參數；
5.根據權利要求1或2所述的擴頻時鐘產生裝置，其特征在于，所述參數生成器包含內部累加器，內部累加器的總位寬為M+1，其中包含一位符號位，用于參數
6.根據權利要求5所述的擴頻時鐘產生裝置，其特征在于，設累加器更新步長為，擴頻時鐘的頻率與之間存在以下關系：
7.根據權利要求1或2所述的擴頻時鐘產生裝置，其特征在于，所述參數生成器根據分頻時鐘輸出預設的對應的參數，包括DSM調制器的輸入參數α、第一相位參數分量PH1、分頻器的基數值DIV_N。
8.根據權利要求6所述的擴頻時鐘產生裝置，其特征在于，設第一加法器輸出的相位參數為PH，設DSM調制器輸出的第二相位參數分量為DSM，DSM是均值為α/2N的離散相位，各參數之間的關系包括：
...【技術特征摘要】
1.一種擴頻時鐘產生裝置，包括鑒頻鑒相器、電荷泵、環路濾波器、壓控振蕩器及分頻器，其特征在于，還包括：
2.根據權利要求1所述的擴頻時鐘產生裝置，其特征在于，所述相位轉換器包括相位累加器、相位編碼器、相位倒換器及相位插值器，所述相位累加器用于對輸入的相位參數不斷累加；相位編碼器用于根據相位累加器的溢出狀態同步置位標志、對相位插值參數進行編碼；相位倒換器用于根據所述位標志對輸入相位轉換器的兩個時鐘進行交換，以及將相位值進行倒序；相位插值器用于根據編碼及輸入相位轉換器的兩個時鐘進行插值，輸出分頻時鐘。
3.根據權利要求1或2所述的擴頻時鐘產生裝置，其特征在于，所述dsm調制器至少包含第一級累加器，將第一級累加器的末位在初始狀態時添加隨機擾碼。
4.根據權利要求3所述的擴頻時鐘產生裝置，其特征在于，dsm調制器用于輸出均值為α...
【專利技術屬性】
技術研發人員：歐陽翔，龐玉帛，
申請(專利權)人：南京沁恒微電子股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。