System.ArgumentOutOfRangeException: 索引和長度必須引用該字符串內(nèi)的位置。 參數(shù)名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及存儲和數(shù)據(jù)交換設(shè)計領(lǐng)域,特別涉及內(nèi)存擴展模組的數(shù)據(jù)傳輸方法、裝置、設(shè)備及介質(zhì)。
技術(shù)介紹
1、隨著大數(shù)據(jù)、人工智能、機器學(xué)習(xí)等技術(shù)的發(fā)展,數(shù)據(jù)中心和高性能計算系統(tǒng)對處理能力的需求急劇增長,傳統(tǒng)的cpu(central?processing?unit,即中央處理器)已經(jīng)無法滿足所有計算需求,因此需要各種專用加速器來輔助處理。為了提高計算效率,異構(gòu)計算成為了一種趨勢,這種計算模式要求有高效、靈活的互連技術(shù)來支持不同計算單元之間的數(shù)據(jù)傳輸。
2、處理器的性能逐漸提升,內(nèi)存模組和i/o(input/output,即輸入/輸出)帶寬成為了系統(tǒng)性能的瓶頸,雖然pci?express(peripheral?component?interconnect?express,即一種高速串行計算機擴展總線標(biāo)準(zhǔn))是廣泛使用的系統(tǒng)互連標(biāo)準(zhǔn),但它主要用于連接i/o設(shè)備,而不是為處理器和加速器之間的高效數(shù)據(jù)交換設(shè)計的,且pcie在支持低延遲的數(shù)據(jù)傳輸方面存在一定的局限性。
3、綜上可見,如何提高內(nèi)存模組的數(shù)據(jù)傳輸效率是本領(lǐng)域有待解決的問題。
技術(shù)實現(xiàn)思路
1、有鑒于此,本專利技術(shù)的目的在于提供一種內(nèi)存擴展模組的數(shù)據(jù)傳輸方法、裝置、設(shè)備及介質(zhì),提高內(nèi)存模組的數(shù)據(jù)傳輸效率。其具體方案如下:
2、第一方面,本申請公開了一種內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,應(yīng)用于包括第一內(nèi)存擴展控制芯片、第二內(nèi)存擴展控制芯片以及可編程邏輯器件的內(nèi)存擴展模組,所述可編程邏輯器件分別與所述第一內(nèi)存
3、當(dāng)所述x8類插槽通過x8金手指連接器與主機連接時,基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號;
4、當(dāng)所述x16類插槽通過x16金手指連接器與主機連接時,基于第二高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號;
5、基于所述在位信號從所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片中選擇目標(biāo)內(nèi)存擴展控制芯片,以便所述目標(biāo)內(nèi)存擴展控制芯片將所述主機傳輸?shù)臄?shù)據(jù)轉(zhuǎn)發(fā)至對應(yīng)的所述內(nèi)存。
6、可選的,所述內(nèi)存擴展模組包括時鐘緩沖器;所述基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號的過程中,還包括:
7、基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述時鐘緩沖器發(fā)送第一使能信號,以便所述時鐘緩沖器基于所述第一使能信號選通與所述x8金手指連接器之間的第一時鐘信號路徑,通過所述第一時鐘信號路徑接收所述x8金手指連接器下發(fā)的第一時鐘信號,并將所述第一時鐘信號發(fā)送至所述第一內(nèi)存擴展控制芯片;
8、相應(yīng)的,所述基于第二高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號的過程中,還包括:
9、基于第二高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述時鐘緩沖器發(fā)送第二使能信號,以便所述時鐘緩沖器基于所述第二使能信號選通與所述x16金手指連接器之間的第二時鐘信號路徑,通過所述第二時鐘信號路徑接收所述x16金手指連接器下發(fā)的第二時鐘信號,并將所述第二時鐘信號發(fā)送至所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片。
10、可選的,所述內(nèi)存擴展模組包括多路復(fù)用器;所述基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號的過程中,還包括:
11、基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述多路復(fù)用器發(fā)送第三使能信號,以便所述多路復(fù)用器基于所述第三使能信號選通與所述x8金手指連接器之間的第一復(fù)用信號路徑,通過所述第一復(fù)用信號路徑接收所述x8金手指連接器下發(fā)的第一復(fù)用信號,并將所述第一復(fù)用信號發(fā)送至所述第一內(nèi)存擴展控制芯片;
12、相應(yīng)的,所述基于第二高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號的過程中,還包括:
13、基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述多路復(fù)用器發(fā)送第四使能信號,以便所述多路復(fù)用器基于所述第四使能信號選通與所述x16金手指連接器之間的第二復(fù)用信號路徑,通過所述第二復(fù)用信號路徑接收所述x16金手指連接器下發(fā)的第二復(fù)用信號,并將所述第二復(fù)用信號發(fā)送至所述第一內(nèi)存擴展控制芯片。
14、可選的,所述基于所述在位信號從所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片中選擇目標(biāo)內(nèi)存擴展控制芯片,包括:
15、若所述在位信號表征所述x8類插槽通過x8金手指連接器與主機連接時,則將所述第一內(nèi)存擴展控制芯片確定為目標(biāo)內(nèi)存擴展控制芯片,并控制所述第二內(nèi)存擴展控制芯片轉(zhuǎn)換為低功耗狀態(tài);
16、若所述在位信號表征所述x16類插槽通過x16金手指連接器與主機連接時,則將所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片均確定為目標(biāo)內(nèi)存擴展控制芯片。
17、可選的,所述內(nèi)存連接器包括與所述第一內(nèi)存擴展控制芯片對應(yīng)的第一內(nèi)存連接器、第二內(nèi)存連接器以及與所述第二內(nèi)存擴展控制芯片對應(yīng)的第三內(nèi)存連接器、第四內(nèi)存連接器;
18、所述目標(biāo)內(nèi)存擴展控制芯片將所述主機傳輸?shù)臄?shù)據(jù)轉(zhuǎn)發(fā)至對應(yīng)的所述內(nèi)存,還包括:
19、從所述第一內(nèi)存連接器、所述第二內(nèi)存連接器、所述第三內(nèi)存連接器以及所述第四內(nèi)存連接器中選取與所述目標(biāo)內(nèi)存擴展控制芯片對應(yīng)的第一目標(biāo)內(nèi)存連接器、第二目標(biāo)內(nèi)存連接器。
20、可選的,所述目標(biāo)內(nèi)存擴展控制芯片將所述主機傳輸?shù)臄?shù)據(jù)轉(zhuǎn)發(fā)至對應(yīng)的所述內(nèi)存,包括:
21、所述目標(biāo)內(nèi)存擴展通過與所述第一目標(biāo)內(nèi)存連接器之間的第一內(nèi)存信號路徑向所述第一目標(biāo)內(nèi)存連接器發(fā)送包括芯片控制數(shù)據(jù)信號、數(shù)據(jù)選通信號、ecc校驗信號、第一芯片片選信號、第一差分時鐘信號的第一數(shù)據(jù),以便所述第一目標(biāo)內(nèi)存連接器將所述第一數(shù)據(jù)發(fā)送至對應(yīng)的內(nèi)存。
22、可選的,所述目標(biāo)內(nèi)存擴展控制芯片將所述主機傳輸?shù)臄?shù)據(jù)轉(zhuǎn)發(fā)至對應(yīng)的所述內(nèi)存,包括:
23、所述目標(biāo)內(nèi)存擴展通過與所述第二目標(biāo)內(nèi)存連接器之間的第二內(nèi)存信號路徑向所述第二目標(biāo)內(nèi)存連接器發(fā)送包括芯片控制數(shù)據(jù)信號、數(shù)據(jù)選通信號、ecc校驗信號、第二芯片片選信號、第二差分時鐘信號的第二數(shù)據(jù),以便所述第二目標(biāo)內(nèi)存連接器將所述第二數(shù)據(jù)發(fā)送至對應(yīng)的內(nèi)存。
24、第二方面,本申請公開了一種內(nèi)存擴展模組的數(shù)據(jù)傳輸裝置,應(yīng)用于包括第一內(nèi)存擴展控制芯片、第二內(nèi)存擴展控制芯片以及可編程邏輯器本文檔來自技高網(wǎng)...
【技術(shù)保護(hù)點】
1.一種內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,應(yīng)用于包括第一內(nèi)存擴展控制芯片、第二內(nèi)存擴展控制芯片以及可編程邏輯器件的內(nèi)存擴展模組,所述可編程邏輯器件分別與所述第一內(nèi)存擴展控制芯片中的第一CXL控制器、第二內(nèi)存擴展控制芯片中的第二CXL控制器連接,所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片分別通過內(nèi)存連接器與對應(yīng)的內(nèi)存連接,所述內(nèi)存擴展模組的PICE插槽包括X8類插槽和X16類插槽;其中,所述方法包括:
2.根據(jù)權(quán)利要求1所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述內(nèi)存擴展模組包括時鐘緩沖器;所述基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號的過程中,還包括:
3.根據(jù)權(quán)利要求1所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述內(nèi)存擴展模組包括多路復(fù)用器;所述基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號的過程中,還包括:
4.根據(jù)權(quán)利要求1所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述基于
5.根據(jù)權(quán)利要求4所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述內(nèi)存連接器包括與所述第一內(nèi)存擴展控制芯片對應(yīng)的第一內(nèi)存連接器、第二內(nèi)存連接器以及與所述第二內(nèi)存擴展控制芯片對應(yīng)的第三內(nèi)存連接器、第四內(nèi)存連接器;
6.根據(jù)權(quán)利要求5所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述目標(biāo)內(nèi)存擴展控制芯片將所述主機傳輸?shù)臄?shù)據(jù)轉(zhuǎn)發(fā)至對應(yīng)的所述內(nèi)存,包括:
7.根據(jù)權(quán)利要求5所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述目標(biāo)內(nèi)存擴展控制芯片將所述主機傳輸?shù)臄?shù)據(jù)轉(zhuǎn)發(fā)至對應(yīng)的所述內(nèi)存,包括:
8.一種內(nèi)存擴展模組的數(shù)據(jù)傳輸裝置,其特征在于,應(yīng)用于包括第一內(nèi)存擴展控制芯片、第二內(nèi)存擴展控制芯片以及可編程邏輯器件的內(nèi)存擴展模組,所述可編程邏輯器件分別與所述第一內(nèi)存擴展控制芯片中的第一CXL控制器、第二內(nèi)存擴展控制芯片中的第二CXL控制器連接,所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片分別通過內(nèi)存連接器與對應(yīng)的內(nèi)存連接,所述內(nèi)存擴展模組的PICE插槽包括X8類插槽和X16類插槽;其中,所述裝置包括:
9.一種電子設(shè)備,其特征在于,包括:
10.一種計算機可讀存儲介質(zhì),其特征在于,用于存儲計算機程序;其中,所述計算機程序被處理器執(zhí)行時實現(xiàn)如權(quán)利要求1至7任一項所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法的步驟。
...【技術(shù)特征摘要】
1.一種內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,應(yīng)用于包括第一內(nèi)存擴展控制芯片、第二內(nèi)存擴展控制芯片以及可編程邏輯器件的內(nèi)存擴展模組,所述可編程邏輯器件分別與所述第一內(nèi)存擴展控制芯片中的第一cxl控制器、第二內(nèi)存擴展控制芯片中的第二cxl控制器連接,所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片分別通過內(nèi)存連接器與對應(yīng)的內(nèi)存連接,所述內(nèi)存擴展模組的pice插槽包括x8類插槽和x16類插槽;其中,所述方法包括:
2.根據(jù)權(quán)利要求1所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述內(nèi)存擴展模組包括時鐘緩沖器;所述基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號的過程中,還包括:
3.根據(jù)權(quán)利要求1所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述內(nèi)存擴展模組包括多路復(fù)用器;所述基于第一高電平熱插拔檢測信號觸發(fā)所述可編程邏輯器件向所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片發(fā)送在位信號的過程中,還包括:
4.根據(jù)權(quán)利要求1所述的內(nèi)存擴展模組的數(shù)據(jù)傳輸方法,其特征在于,所述基于所述在位信號從所述第一內(nèi)存擴展控制芯片、所述第二內(nèi)存擴展控制芯片中選擇目標(biāo)內(nèi)存擴展控制芯片,包括:
5.根據(jù)權(quán)利要求4所述的內(nèi)存擴展...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員:趙前程,趙鑫鑫,姜凱,
申請(專利權(quán))人:山東浪潮科學(xué)研究院有限公司,
類型:發(fā)明
國別省市:
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。