【技術實現步驟摘要】
本技術涉及電學檢測，特別是涉及一種finfet工藝中柵極間距漂移的電學檢測結構及系統。
技術介紹
1、隨著大規模集成電路工藝技術的不斷發展，電路的集成度不斷提高，當工藝技術節點小于28nm之后，出現了傳統平面mos器件因性能急劇退化而被三維鰭式場效應晶體管(finfet)逐漸替代的趨勢。與平面晶體管相比，finfet一般包括半導體襯底、氧化層和柵極結構，半導體襯底上形成有凸出結構，氧化層覆蓋半導體襯底的表面以及凸出結構側壁的一部分，凸出結構超出氧化層的部分成為finfet的鰭(fin)，柵極結構橫跨在鰭上并覆蓋鰭的頂部和側壁，柵極結構包括柵介質層和位于柵介質層上的柵電極。對于finfet，鰭的頂部以及兩側的側壁與柵極結構相接觸的部分都成為溝道區，即具有多個柵，有利于增大驅動電流，改善器件性能。
2、隨著邏輯工藝傳統的光刻技術難以實現小尺度的曝光，自對準工藝開始大放異彩。鰭式場效應晶體管的鰭的制備就用到了自對準雙重圖形技術(sadp，sel往小尺度發展，faligned?double?patterning)或者自對準四重圖形技術(saqp，self?aligned?quadruplepatterning)來實現鰭的均一化。同樣的，場效應晶體管的柵極制備也充滿挑戰。自對準技術在先進節點同樣用于柵極的制備。
3、自對準雙重圖形技術制備柵極的簡單流程，1、傳統的光刻工藝制備芯軸(mandrel)；2、在芯軸兩側沉積側墻(spacer)，刻蝕芯軸；3、刻蝕出柵極。如圖1所示，柵極中心間距分別為pitch1和pitc
4、目前檢測pitch?walking問題的方法主要有兩種：一種是光學量測，是通過光學手段直接量測不同fin之間的距離，尋找異常點，這種檢測方法速度慢，效率低，所取樣本量少，而且依賴測量區域的選擇，容易受隨機波動的影響；另一種是晶體管性能測試，如晶體管性能波動較大，則懷疑柵極均一性較差，該方法針對性差，影響晶體管性能的因素較多，這種方法檢測時間長，同時由于影響晶體管性能的因素較多，不能確定其異常是否是由pitch?walking引起。
技術實現思路
1、本技術主要解決的技術問題是提供一種finfet工藝中柵極間距漂移的電學檢測結構及系統，能夠快速且大樣本的測試柵極中心間距的差別并表征出具體差別情況。
2、為解決上述技術問題，本技術采用的一個技術方案是：提供一種finfet工藝中柵極間距漂移的電學檢測結構，包括沿水平方向豎直設置的多根柵極，
3、至少包括一組檢測單元，所述檢測單元包括至少一個第一連接部和至少二個第二連接部，以及，
4、待測單元，包括以第一間距形成的多根柵極，以及在相鄰柵極之間設置的銜接金屬層；所述第一連接部與所述柵極電連接，二個所述第二連接部分別與不同的所述銜接金屬層電連接。通過多組不同柵極間距與電容值差異程度表征柵極間距漂移情況，電容和柵極中心間隔成反比，設定不同電容值相差某一閾值，可認為存在間距偏移的問題，通過分別測量至少一個第一連接部與至少二個第二連接部上不同的電容值，通過至少兩組測量的電容值差異程度表征柵極間距漂移情況。
5、所述柵極通過刻蝕芯軸兩側沉積側墻形成。所述柵極至少設置有三根，記為gate11、gate12、gate21、…、gatenm(n≥2，1≤m≤2，n與m均為正整數)，設定柵極gaten1與柵極gaten2為刻蝕同一個芯軸左右兩側沉積側墻形成，gaten1與gaten2之間的銜接金屬m0為m0_1，與m0_1相鄰位置的銜接金屬層m0為m0_2，m0_1與m0_2分別與不同的第二連接部電連接。
6、所述柵極且相鄰的所述柵極之間依次設置所述銜接金屬層，從位于首部的銜接金屬層開始，依次交錯的與至少二個所述第二連接部電連接。
7、所述柵極和所述銜接金屬層均屬于同一層金屬。
8、所述銜接金屬層與所述柵極平行設置。
9、所述第一連接部、所述第二連接部橫跨所述柵極、所述銜接金屬層。至少二個所述第二連接部，分別與不同的所述銜接金屬層的上部和下部電連接。所述第一連接部上配置有第一引出接口，所述第二連接部上配置有第二引出接口。所述第一連接部和所述第二連接部屬于同一層金屬。所述第一連接部與所述柵極、所述第二連接部與所述銜接金屬層通行電連接。通過分別測量至少一個第一連接部的引出接口ⅰ與至少兩個第二連接部上不同的引出接口ⅱ之間的電容值，通過至少兩組測量的電容值差異程度表征柵極間距漂移情況。
10、本技術的一種finfet工藝中柵極間距漂移的電學檢測結構及系統，通過電性的電容測試來逆推柵極間距，采用本方案的檢測結構可以大面積測試大量樣品，并且測試速度快，通過數值化表征柵極中心間距的差別，可以清楚的得知如何調整芯軸的寬度和距離，并且相同構建參數的檢測結構，可通過數據建模的方式構建擬合曲線，只要通過測試檢測結構的電容值即可獲取相應的柵極間距值，無需實際量測。
本文檔來自技高網...【技術保護點】
1.一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，
2.根據權利要求1所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，所述柵極通過刻蝕芯軸兩側沉積側墻形成。
3.根據權利要求2所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，相鄰的所述柵極之間依次設置所述銜接金屬層，從位于首部的銜接金屬層開始，依次交錯的與至少二個所述第二連接部電連接。
4.根據權利要求1所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，所述柵極和所述銜接金屬層均屬于同一層金屬。
5.根據權利要求4所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，所述銜接金屬層與所述柵極平行設置。
6.根據權利要求1所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，所述第一連接部、所述第二連接部橫跨所述柵極、所述銜接金屬層。
7.根據權利要求3所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，至少二個所述第二連接部，分別與不同的所述銜
8.根據權利要求1所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，所述第一連接部上配置有第一引出接口，所述第二連接部上配置有第二引出接口。
9.根據權利要求6所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，所述第一連接部和所述第二連接部屬于同一層金屬。
10.根據權利要求6所述的一種FinFET工藝中柵極間距漂移的電學檢測結構，其特征在于，所述第一連接部與所述柵極、所述第二連接部與所述銜接金屬層通過通孔進行電連接。
...【技術特征摘要】
1.一種finfet工藝中柵極間距漂移的電學檢測結構，其特征在于，
2.根據權利要求1所述的一種finfet工藝中柵極間距漂移的電學檢測結構，其特征在于，所述柵極通過刻蝕芯軸兩側沉積側墻形成。
3.根據權利要求2所述的一種finfet工藝中柵極間距漂移的電學檢測結構，其特征在于，相鄰的所述柵極之間依次設置所述銜接金屬層，從位于首部的銜接金屬層開始，依次交錯的與至少二個所述第二連接部電連接。
4.根據權利要求1所述的一種finfet工藝中柵極間距漂移的電學檢測結構，其特征在于，所述柵極和所述銜接金屬層均屬于同一層金屬。
5.根據權利要求4所述的一種finfet工藝中柵極間距漂移的電學檢測結構，其特征在于，所述銜接金屬層與所述柵極平行設置。
6.根據權利要求1所述的一種finfet工藝中柵極間距...
【專利技術屬性】
技術研發人員：郭勝利，
申請(專利權)人：杭州廣立微電子股份有限公司，
類型：新型
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。