【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及計算機體系結(jié)構(gòu)架構(gòu)設(shè)計領(lǐng)域，具體而言，涉及一種2.5d多芯粒集成系統(tǒng)中介層架構(gòu)優(yōu)化方案。
技術(shù)介紹
1、隨著半導(dǎo)體技術(shù)的不斷發(fā)展，芯片的復(fù)雜度和功能性呈指數(shù)級增長，受到“面積墻”等諸多因素的制約，傳統(tǒng)的單片集成電路(soc)架構(gòu)逐漸無法滿足人工智能應(yīng)用和高性能計算等領(lǐng)域?qū)Ω邘挕⒌脱舆t和低功耗的需求。在此背景下，芯粒(chiplet)技術(shù)逐漸嶄露頭角，成為了芯片技術(shù)發(fā)展的突破口；通過將復(fù)雜的單片芯片分解為多個模塊化的子芯片(芯粒)，然后通過中介層(interposer)進行互連，這一技術(shù)不僅可以降低設(shè)計和生產(chǎn)的復(fù)雜度，還能大幅提高芯片的良品率并降低制造成本。
2、在此基礎(chǔ)上，2.5d和3d集成技術(shù)的應(yīng)用逐漸成為行業(yè)焦點，尤其是在數(shù)據(jù)中心和人工智能應(yīng)用的推動下，芯粒技術(shù)逐漸成熟，并被廣泛采用。與傳統(tǒng)soc架構(gòu)相比，芯粒架構(gòu)具有顯著的優(yōu)勢，首先，模塊化的設(shè)計可以更好地應(yīng)對日益復(fù)雜的芯片功能需求；其次，芯粒的分離設(shè)計可以有效提高制造良率，因為每個芯粒可以獨立設(shè)計、制造，并進行測試，避免大尺寸單芯片生產(chǎn)時出現(xiàn)的低良率問題。然而，盡管優(yōu)勢明顯，但是實際應(yīng)用中的挑戰(zhàn)依然存在，跨芯粒的數(shù)據(jù)傳輸需要經(jīng)過信號轉(zhuǎn)換，并且由于管腳限制導(dǎo)致帶寬受限，芯粒間的通信延遲遠高于芯粒內(nèi)的通信延遲，導(dǎo)致跨芯粒數(shù)據(jù)傳輸成為了2.5d多芯粒集成系統(tǒng)的通信瓶頸，如何實現(xiàn)芯粒間的高效通信成為一重大技術(shù)難題。
3、目前，2.5d芯片集成主要通過在硅中介層上部署片上網(wǎng)絡(luò)實現(xiàn)芯粒間的通信，而傳統(tǒng)的片上網(wǎng)絡(luò)(noc，network?on?c
4、在傳統(tǒng)noc領(lǐng)域，近年來提出了一種新的通信架構(gòu)——無路由器片上網(wǎng)絡(luò)(routerlessnoc)。與傳統(tǒng)的路由器網(wǎng)絡(luò)不同，無路由器網(wǎng)絡(luò)通過精心設(shè)計的環(huán)路結(jié)構(gòu)(loops)代替了復(fù)雜的路由器。該設(shè)計利用芯片上的布線資源，直接通過環(huán)路連接通信節(jié)點，通過對每個節(jié)點的接口硬件結(jié)構(gòu)的合理設(shè)計，既保證路由正確性，又實現(xiàn)了功耗降低、面積減少、延遲開銷的降低以及吞吐量的增加。
5、已經(jīng)有一些最新的工作，面向2.5d的chiplet中介層提出了不同的優(yōu)化方案用以實現(xiàn)高可擴展性或是減少通信瓶頸等優(yōu)化目標，li等人提出gia這一可復(fù)用的通用中介層架構(gòu)以及一個端到端的設(shè)計自動化框架，為2.5d芯粒集成提供了一種可擴展、可復(fù)用的解決方案，顯著減少了定制中介層設(shè)計的開發(fā)時間和成本；wang等人提出了一種基于中介層的網(wǎng)絡(luò)設(shè)計(network-on-interposer，noi)設(shè)計，用于靈活的神經(jīng)網(wǎng)絡(luò)處理器(nnp)芯片定制，能夠大幅減少通信延遲，并降低硬件實現(xiàn)的面積成本。但前述工作都還是在傳統(tǒng)noc的基礎(chǔ)上進行設(shè)計優(yōu)化，或者面向特定應(yīng)用場景的優(yōu)化，目前還沒有將無路由片上網(wǎng)絡(luò)應(yīng)用于中介層的工作，如何將無路由片上網(wǎng)絡(luò)無縫集成到中介層，并針對芯粒間通信特點進行優(yōu)化，是提高芯粒間數(shù)據(jù)通信效率，提高2.5d多芯粒集成系統(tǒng)性能的重點。
技術(shù)實現(xiàn)思路
1、為了解決2.5d芯粒架構(gòu)中介層普遍采用基于路由器的傳統(tǒng)片上網(wǎng)絡(luò)進行互聯(lián)，但片間通信效率不高的問題，本專利技術(shù)提出了一種應(yīng)用在2.5d多芯粒集成系統(tǒng)中介層架構(gòu)優(yōu)化方案，以便確定連接多芯粒的中介層網(wǎng)絡(luò)的最佳架構(gòu)，降低片間通信的傳輸時延，提高通信效率。
2、首先確定研究的基礎(chǔ)芯粒架構(gòu)，以4個4×4的芯粒通過擁有4×4個節(jié)點的中介層網(wǎng)絡(luò)相連的組成的芯粒系統(tǒng)為基礎(chǔ)架構(gòu)，然后針對這一架構(gòu)，分析芯粒間通信與芯粒內(nèi)通信的對于鏈路連接的不同需求，以及中介層與chiplet的作用的本質(zhì)不同點。
3、結(jié)論一是片內(nèi)通信需要任意兩個節(jié)點間都連通，但片間通信只需要中介層上負責連接兩個不同芯粒的路由器集合連通即可。以上文提到的基礎(chǔ)架構(gòu)為例，中介層網(wǎng)絡(luò)的節(jié)點集合為r＝{r0,r1,…,r15}，與chiplet1相連的節(jié)點集合為r1＝{r0,r1,r4,r5}，與chiplet2相連的節(jié)點集合為r2＝{r2,r3,r6,r7}，對于使得α與β之間存在通路即可，并且對于r1，任意兩節(jié)點之間沒有通信需求。
4、結(jié)論二是中介層上的路由器并不與core直接相連，而是只負責路由，因此將noc的router應(yīng)用在中介層，性價比較低。于是考慮到無路由結(jié)構(gòu)的簡單硬件結(jié)構(gòu)以及簡單路由機制，十分適合在中介層部署。
5、現(xiàn)有的幾種無路由循環(huán)線路方案并不完全適用于片間通信，于是針對片間通信的特點，提出分區(qū)構(gòu)建方法，該方法能夠找到一組滿足連通性要求和布線資源限制的環(huán)路，通過這組巧妙放置的環(huán)路來連接芯粒上的路由器，實現(xiàn)片間通信。
6、本專利技術(shù)應(yīng)用在2.5d芯粒上的新型無路由中介層網(wǎng)絡(luò)架構(gòu)，不同于noc網(wǎng)絡(luò)架構(gòu)，路由節(jié)點并沒有noc路由器中的輸入緩沖區(qū)、交叉開關(guān)、鏈路分配器等硬件，而是僅由鏈路、路由表和一個簡單的鏈路選擇器和擴展緩沖區(qū)組成，雖然硬件數(shù)量看起來相當，但實際的硬件邏輯簡化了數(shù)倍。要創(chuàng)建新的網(wǎng)絡(luò)結(jié)構(gòu)，必然要將片內(nèi)死鎖、片間活鎖等可能出現(xiàn)的網(wǎng)絡(luò)異常納入考慮，我們的設(shè)計理念是設(shè)定較為寬松的條件來觸發(fā)處理過程，在保證正確性的同時盡可能的減小性能影響。
7、為實現(xiàn)上述目的，采用的具體技術(shù)方案如下：
8、第一方面，本專利技術(shù)提供了一種根據(jù)芯粒間通信特點定制的中介層布線方法，所述方法包括：
9、獲取2.5d多芯粒集成系統(tǒng)的多組架構(gòu)圖，每組所述架構(gòu)圖包括：系統(tǒng)架構(gòu)圖和中介層節(jié)點網(wǎng)絡(luò)架構(gòu)圖，系統(tǒng)架構(gòu)圖為所述多芯粒集成系統(tǒng)的節(jié)點連接圖，中介層節(jié)點網(wǎng)絡(luò)架構(gòu)圖為所述2.5d多芯粒集成系統(tǒng)的中介層的節(jié)點構(gòu)成的網(wǎng)絡(luò)連接圖；
10、根據(jù)芯粒技術(shù)的應(yīng)用場景分析得到結(jié)論：連接到中介層上的chiplet的規(guī)模較小，一般核數(shù)為4×4。通過4個邊界路由器連接到中介層上4個節(jié)點足以滿足chiplet的片間通信需求，因此將問題簡化，認定每個chiplet連接中介層的4個節(jié)點，然后面向中介層的4×4，6×6，8×8甚至更大的節(jié)點規(guī)模提出一種方形環(huán)布線方法，環(huán)是指環(huán)形結(jié)構(gòu)，首尾相連，方形環(huán)則是指每一個環(huán)映射的幾何形狀是一個正方形。
11、用二元組<a,b>表示一個方形環(huán)，a是方形環(huán)中左上角的節(jié)點編號，b是方形環(huán)中右下角的節(jié)點編號，將4×4個節(jié)點按照從左到右，從上到下的順序進行編號，并且根據(jù)中介層上節(jié)點連接的芯粒的不同進行分區(qū)，以上述4×4基礎(chǔ)架構(gòu)為例，將中介層網(wǎng)絡(luò)上的節(jié)點集合r＝{r0,r1,…,r15}根據(jù)連接chiplet的不同，分為四個集合，r1＝{r0,r1,r4,r5}，r2＝{r2,r3,r6,r7}，r3＝{r8,r9,r12,r13}，r4＝{r11,r12,r14,r15}。
12、布線方法以4×4的節(jié)點網(wǎng)絡(luò)本文檔來自技高網(wǎng)...
【技術(shù)保護點】
1.2.5D多芯粒集成系統(tǒng)中介層架構(gòu)優(yōu)化方案，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的方案，其特征在于，布線方法適用的節(jié)點個數(shù)規(guī)模為2n×2n，n＝2,3,4,…，每個Chiplet與中介層上的四個節(jié)點相連，即Chiplet的個數(shù)為n×n，n＝2,3,4,…。
3.根據(jù)權(quán)利要求1所述的方案，其特征在于，每個方形環(huán)按照順時針或逆時針的方向傳輸數(shù)據(jù)，鏈路是單向的，按照布線步驟得到方形環(huán)集合U后，其中的所有<UL,LR>方形環(huán)按逆時針方向布線，其余方形環(huán)按順時針方向布線。
4.實施權(quán)利要求1所述方案的硬件結(jié)構(gòu)，其特征在于，所述硬件結(jié)構(gòu)包括：
5.根據(jù)權(quán)利要求4所述的硬件結(jié)構(gòu)，其特征在于，彈出鏈路部分附加兩個單flit大小的緩沖區(qū)，用于在資源競爭發(fā)生時臨時存儲多個head?flit，以緩解彈出鏈路的競爭壓力。
【技術(shù)特征摘要】
1.2.5d多芯粒集成系統(tǒng)中介層架構(gòu)優(yōu)化方案，其特征在于，包括：
2.根據(jù)權(quán)利要求1所述的方案，其特征在于，布線方法適用的節(jié)點個數(shù)規(guī)模為2n×2n，n＝2,3,4,…，每個chiplet與中介層上的四個節(jié)點相連，即chiplet的個數(shù)為n×n，n＝2,3,4,…。
3.根據(jù)權(quán)利要求1所述的方案，其特征在于，每個方形環(huán)按照順時針或逆時針的方向傳輸數(shù)據(jù)，鏈路是單向的...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：方娟，潘晨陽，古明輝，翟冉，
申請(專利權(quán))人：北京工業(yè)大學(xué)，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。