【技術實現步驟摘要】
本公開涉及集成電路，更具體地，涉及一種噪聲整形電路及模數轉換器。
技術介紹
1、隨著深空探測、量子計算等尖端科技的迅猛推進，對adc的性能提出了更為嚴苛的要求，即在極低溫環境下仍需保持高速與高精度。其中，采用噪聲整形技術可以用于提升adc的精度。
2、然而，傳統的逐次逼近型噪聲整形電路使用運算放大器用作積分器，在極低溫環境下存在如功耗增大、增益誤差引入的極點問題以及電壓、溫度等變化對增益波動的顯著影響等問題。此外，傳統噪聲整形電路還通過無源開關電容濾波和動態放大器結合以優化低頻處噪聲傳遞函數，但pvt對其增益波動影響較大，在極低溫環境下穩定性較差。
技術實現思路
1、有鑒于此，本公開提供了一種噪聲整形電路及模數轉換器。
2、本公開的一個方面提供了一種一種噪聲整形電路，包括：多個開關、第一電容、第二電容以及連接在上述第一電容和上述第二電容之間的緩沖器；上述多個開關被配置為響應于開關控制信號，交替地使第一電容和上述第二電容中的一個電容作為積分電容連接至模擬信號輸入端，以便于上述積分電容基于上述模擬信號輸入端所提供的余量電壓和自身存儲的電容電壓向緩沖器提供積分電壓，并使上述第一電容和上述第二電容中的另一個電容作為存儲電容，接收流經上述緩沖器的積分電壓并進行存儲；上述積分電容被配置為向噪聲整形電路的輸出端輸出上述積分電壓，以便數字邏輯電路對上述積分電壓進行模數轉換，得到上述余量電壓并提供至上述模擬信號輸入端。
3、根據本公開的實施例，上述多個開關包括第一
4、根據本公開的實施例，上述噪聲整形單元被配置為上述第一開關的第一端與上述模擬信號輸入端連接，上述第一開關的第二端與上述第一子電容的第一端連接，上述第一子電容的第二端經由上述第十三開關分別與上述第三開關的第一端以及上述第四開關的第二端連接，上述第三開關的第二端分別與上述第一緩沖器的第一端以及上述噪聲整形電路的輸出端的第一端連接，上述第一緩沖器的第二端分別與上述第五開關的第一端以及上述第四開關的第一端連接，上述第五開關的第二端經由上述第十一開關與上述第三子電容的第二端連接；上述第二開關的第一端與上述上述模擬信號輸入端連接，上述第二開關的第二端與上述第三子電容的第一端連接，上述第六開關的第一端與上述第三子電容的第二端連接，上述第六開關的第二端與上述第一緩沖器的第一端連接。
5、根據本公開的實施例，上述噪聲整形單元還被配置為上述第二子電容的第一端分別經由上述第十三開關、上述第十四開關與上述第一子電容的第二端連接，上述第二子電容的第二端與上述第七開關的第一端以及上述第八開關的第二端連接，上述第七開關的第二端分別與上述第二緩沖器的第一端以及上述比較器的第一端連接，上述第二緩沖器的第二端分別與上述第九開關的第一端以及上述第八開關的第一端連接，上述第九開關的第二端與上述第四子電容的第二端連接；上述第四子電容的第一端分別經由上述第十一開關、上述第十二開關與上述第三子電容的第二端連接，?上述第十開關的第一端與上述第四子電容的第二端連接，上述第十開關的第二端與上述第二緩沖器的第一端連接。
6、根據本公開的實施例，上述開關控制信號為周期信號，上述開關控制信號包括第一子信號和第二子信號；上述第一子信號和上述第二子信號基于時間周期交替配置為高電平。
7、根據本公開的實施例，上述多個開關被配置為響應于上述第一子信號，控制上述第一開關、上述第三開關、上述第五開關、上述第十一開關、上述第十三開關閉合，上述第二開關、上述第四開關、上述第六開關斷開，使得上述第一子電容作為上述積分電容連接至上述模擬信號輸入端，以便上述第一子電容對上述自身存儲的電容電壓與上述模擬信號輸入端所提供的上述余量電壓進行疊加，得到第一積分電壓，并向上述第一緩沖器提供上述第一積分電壓，并使上述第三子電容中作為上述存儲電容，接收流經上述第一緩沖器的第一積分電壓并進行存儲；上述多個開關還被配置為響應于上述第一子信號，控制上述第七開關、上述第九開關、上述第十四開關閉合，并控制上述第八開關、上述第十開關、上述第十二開關斷開，使得上述第二子電容作為上述積分電容連接至上述第一子電容，以便上述第二子電容對自身存儲的電容電壓、上述第一子電容自身存儲的電容電壓與上述模擬信號輸入端所提供的上述余量電壓進行疊加，得到第二積分電壓，并向上述第二緩沖器提供上述第二積分電壓，并使上述第四子電容作為上述存儲電容，接收流經上述第二緩沖器的第二積分電壓并進行存儲。
8、根據本公開的實施例，上述多個開關被配置為響應于上述第二子信號，控制上述第二開關、上述第四開關、上述第六開關、上述第十一開關、上述第十三開關閉合，并控制上述第一開關、上述第三開關、上述第五開關斷開，使得上述第三子電容作為上述積分電容連接至上述模擬信號輸入端，以便上述第三子電容對上述自身存儲的電容電壓與上述模擬信號輸入端所提供的上述余量電壓進行疊加，得到第三積分電壓，并向上述第一緩沖器提供上述第三積分電壓，并使上述第一子電容中作為上述存儲電容，接收流經上述第一緩沖器的第三積分電壓并進行存儲；上述多個開關還被配置為響應于上述第二子信號，控制上述第八開關、上述第十開關、上述第十二開關閉合，并控制上述第七開關、上述第九開關、上述第十四開關斷開，使得上述第四子電容作為上述積分電容連接至上述第三子電容，以便上述第四子電容對自身存儲的電容電壓、上述第三子電容自身存儲的電容電壓與上述模擬信號輸入端所提供的上述余量電壓進行疊加，得到第四積分電壓，并向上述第二緩沖器提供上述第四積分電壓，并使上述第二子電容作為上述存儲電容，接收流經上述第二緩沖器的第四積分電壓并進行存儲。
9、根據本公開的實施例，上述緩沖器包括差分緩沖器，上述噪聲整形電路還被配置為將上述第一電容或者上述第二電容連接在上述差分緩沖器的多個輸出端之間，以用于處理上述差分緩沖器輸出的差分電壓。
10、根據本公開的實施例，上述多個開關被配置為電荷泵開關結構，上述電荷泵開關結構被配置為響應于兩相不交疊時鐘信號，控制多個開關管的導通與關斷，以實現上述多個開關各自的過驅動電壓的抬升。
11、本公開的另一個方面提供了一種模數轉換器，包括：上述的噪聲整形電路、電容陣列、放大器和數字邏輯電路；其中，上述噪聲整形電路基于上述電容陣列提供的余量電壓，向上述放大器輸出積分電壓；上述放大器和上述數字邏輯電路對上述積分電壓進行模數轉換，得到轉換結果，其中，上述轉換結果包括上述余量電壓；上述數字邏輯電路將上述余量電壓提供至上述電容陣列。
12、根據本公開的實施例提供的噪聲整形電路，通過交替使用多個積分電容和多個存儲電容，結合多個開關的切換確保了積分過程的連續性，不僅避免了在積分過程中直接讀本文檔來自技高網...
【技術保護點】
1.一種噪聲整形電路，其中，所述噪聲整形電路包括：多個開關、第一電容、第二電容以及連接在所述第一電容和所述第二電容之間的緩沖器；
2.根據權利要求1所述的電路，其中，所述多個開關包括第一開關、第二開關、第三開關、第四開關、第五開關、第六開關、第七開關、第八開關、第九開關、第十開關、第十一開關、第十二開關、第十三開關、第十四開關；所述第一電容包括第一子電容、第二子電容，所述第二電容包括第三子電容、第四子電容，所述緩沖器包括第一緩沖器和第二緩沖器。
3.根據權利要求2所述的電路，其中，所述噪聲整形單元被配置為所述第一開關的第一端與所述模擬信號輸入端連接，所述第一開關的第二端與所述第一子電容的第一端連接，所述第一子電容的第二端經由所述第十三開關分別與所述第三開關的第一端以及所述第四開關的第二端連接，所述第三開關的第二端分別與所述第一緩沖器的第一端以及所述噪聲整形電路的輸出端的第一端連接，所述第一緩沖器的第二端分別與所述第五開關的第一端以及所述第四開關的第一端連接，所述第五開關的第二端經由所述第十一開關與所述第三子電容的第二端連接；
4.根據權利要求3
5.根據權利要求4所述的電路，其中，所述開關控制信號為周期信號，所述開關控制信號包括第一子信號和第二子信號；所述第一子信號和所述第二子信號基于時間周期交替配置為高電平。
6.根據權利要求5所述的電路，其中，所述多個開關被配置為響應于所述第一子信號，控制所述第一開關、所述第三開關、所述第五開關、所述第十一開關、所述第十三開關閉合，所述第二開關、所述第四開關、所述第六開關斷開，使得所述第一子電容作為所述積分電容連接至所述模擬信號輸入端，以便所述第一子電容對所述自身存儲的電容電壓與所述模擬信號輸入端所提供的所述余量電壓進行疊加，得到第一積分電壓，并向所述第一緩沖器提供所述第一積分電壓，并使所述第三子電容中作為所述存儲電容，接收流經所述第一緩沖器的第一積分電壓并進行存儲；
7.根據權利要求5所述的電路，其中，所述多個開關被配置為響應于所述第二子信號，控制所述第二開關、所述第四開關、所述第六開關、所述第十一開關、所述第十三開關閉合，并控制所述第一開關、所述第三開關、所述第五開關斷開，使得所述第三子電容作為所述積分電容連接至所述模擬信號輸入端，以便所述第三子電容對所述自身存儲的電容電壓與所述模擬信號輸入端所提供的所述余量電壓進行疊加，得到第三積分電壓，并向所述第一緩沖器提供所述第三積分電壓，并使所述第一子電容中作為所述存儲電容，接收流經所述第一緩沖器的第三積分電壓并進行存儲；
8.根據權利要求1~7任一項所述的電路，其中，所述緩沖器包括差分緩沖器，所述噪聲整形電路還被配置為將所述第一電容或者所述第二電容連接在所述差分緩沖器的多個輸出端之間，以用于處理所述差分緩沖器輸出的差分電壓。
9.根據權利要求1~8任一項所述的電路，其中，所述多個開關被配置為電荷泵開關結構，所述電荷泵開關結構被配置為響應于兩相不交疊時鐘信號，控制多個開關管的導通與關斷，以實現所述多個開關各自的過驅動電壓的抬升。
10.一種模數轉換器，包括：權利要求1~9任一項所述的噪聲整形電路、電容陣列、放大器和數字邏輯電路；
...【技術特征摘要】
1.一種噪聲整形電路，其中，所述噪聲整形電路包括：多個開關、第一電容、第二電容以及連接在所述第一電容和所述第二電容之間的緩沖器；
2.根據權利要求1所述的電路，其中，所述多個開關包括第一開關、第二開關、第三開關、第四開關、第五開關、第六開關、第七開關、第八開關、第九開關、第十開關、第十一開關、第十二開關、第十三開關、第十四開關；所述第一電容包括第一子電容、第二子電容，所述第二電容包括第三子電容、第四子電容，所述緩沖器包括第一緩沖器和第二緩沖器。
3.根據權利要求2所述的電路，其中，所述噪聲整形單元被配置為所述第一開關的第一端與所述模擬信號輸入端連接，所述第一開關的第二端與所述第一子電容的第一端連接，所述第一子電容的第二端經由所述第十三開關分別與所述第三開關的第一端以及所述第四開關的第二端連接，所述第三開關的第二端分別與所述第一緩沖器的第一端以及所述噪聲整形電路的輸出端的第一端連接，所述第一緩沖器的第二端分別與所述第五開關的第一端以及所述第四開關的第一端連接，所述第五開關的第二端經由所述第十一開關與所述第三子電容的第二端連接；
4.根據權利要求3所述的電路，其中，所述噪聲整形單元還被配置為所述第二子電容的第一端分別經由所述第十三開關、所述第十四開關與所述第一子電容的第二端連接，所述第二子電容的第二端與所述第七開關的第一端以及所述第八開關的第二端連接，所述第七開關的第二端分別與所述第二緩沖器的第一端以及所述比較器的第一端連接，所述第二緩沖器的第二端分別與所述第九開關的第一端以及所述第八開關的第一端連接，所述第九開關的第二端與所述第四子電容的第二端連接；
5.根據權利要求4所述的電路，其中，所述開關控制信號為周期信號，所述開關控制信號包括第一子信號和第二子信號；所述第一子信號和所述第二子信號基于時間周期交替配置為高電平。<...
【專利技術屬性】
技術研發人員：李海歐，陳鴻澤，雒超，郭國平，
申請(專利權)人：中國科學技術大學，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。