【技術實現步驟摘要】
本專利技術涉及半導體器件，尤其涉及一種存儲塊及其制程方法。
技術介紹
1、二維(two?dimensional，2d)存儲塊在電子裝置中普遍存在，并且可包括例如或非(nor)閃速存儲陣列、與非(nand)閃速存儲陣列、動態隨機存取存儲器(dynamic?random-access?memory，dram)陣列等。然而，2d存儲陣列已經接近縮放極限，存儲密度無法進一步提高。
2、另外，非(nor)閃速存儲塊中，作為位線(bitline，bl)的源區和作為感測線(senseline，sl)的漏區通常通過連接線引出，然后分別連接至存儲塊的連接墊，以進行信號傳輸。然而，現有存儲塊中的相鄰兩個連接線容易出現橋接，導致連接線短路。
技術實現思路
1、本申請提供的存儲塊及其制程方法，旨在解決現有2d存儲陣列已經接近縮放極限，存儲密度無法進一步提高，以及相鄰兩根連接線容易出現橋接，導致連接線短路的問題。
2、為解決上述技術問題，本申請采用的一個技術方案是：提供一種存儲塊。該存儲塊包括：
3、襯底；
4、存儲陣列，設于所述襯底上，并包括呈三維陣列分布的多個存儲單元，其中，所述存儲陣列包括沿高度方向依次層疊的多個存儲子陣列層，每個所述存儲子陣列層包括沿所述高度方向層疊的漏區半導體層、溝道半導體層和源區半導體層；每個所述存儲子陣列層中的所述漏區半導體層、溝道半導體層和源區半導體層分別包括沿行方向分布的多條漏區半導體條、溝道半導體條和源區半導體條，每條所述漏
5、至少一漏/源引出區域，其中，所述漏/源引出區域設置有多個漏/源連接端單元，所述多個漏/源連接端單元沿所述行方向和所述列方向分別間隔設置；其中，每個所述漏/源連接端單元中的漏/源連接端連接對應列所述半導體條狀結構中的一層漏區/源區半導體條。
6、其中，在所述漏/源引出區域，同一行的若干所述漏/源連接端單元中的漏/源連接端連接多列所述半導體條狀結構中同一層的漏區/源區半導體條，同一列的若干所述漏/源連接端單元中的漏/源連接端連接一列對應的所述半導體條狀結構中不同層的多個所述漏區/源區半導體條。
7、其中，每個所述漏/源連接端單元包括沿所述行方向分布的第一漏/源連接端和第二漏/源連接端；所述第一漏/源連接端和所述第二漏/源連接端分別連接相鄰的兩列所述半導體條狀結構的同一層的所述漏區/源區半導體條。
8、其中，在所述漏/源引出區域，非邊緣的每列所述半導體條狀結構分別對應兩列所述漏/源連接端單元；其中，一列所述漏/源連接端單元中的所述第二漏/源連接端連接非邊緣的所述半導體條狀結構中的奇數層的所述漏區/源區半導體條，另一列所述漏/源連接端單元中的所述第一漏/源連接端連接非邊緣的所述半導體條狀結構中的偶數層的所述漏區/源區半導體條。
9、其中，非邊緣的每列所述半導體條狀結構對應的兩列所述漏/源連接端單元彼此交錯。
10、其中，每個所述漏/源連接端單元中的所述第一漏/源連接端和所述第二漏/源連接端共享同一個的漏/源隔離孔洞；其中，所述漏/源隔離孔洞用于移除相鄰兩列所述半導體條狀結構中溝道半導體條靠近所述漏/源隔離孔洞的部分；所述漏/源隔離孔洞和所述溝道半導體條的移除區域中填充第一絕緣物質；
11、每個所述漏/源連接端單元所在區域的每列所述半導體條狀結構中不同層的相鄰兩個所述漏區/源區半導體條藉由所述第一絕緣物質彼此隔離。
12、其中，在每個所述漏/源連接端單元所在區域，所述漏/源隔離孔洞的兩側分別開設有引出孔洞，每個所述引出孔洞分別對應露出一列所述半導體條狀結構中的一個所述漏區/源區半導體條；
13、其中，同一行的所述漏/源連接端單元對應的同一行的所述引出孔洞分別露出多列所述半導體條狀結構中的同一層的所述漏區/源區半導體條；
14、同一列的所述漏/源連接端單元對應的同一列的所述引出孔洞分別露出同一列所述半導體條狀結構中的不同層的所述漏區/源區半導體條。
15、其中，所述引出孔洞中設置有漏/源引出結構，所述漏/源連接端通過所述漏/源引出結構連接所述半導體條狀結構中的所述漏區/源區半導體條。
16、其中，所述引出孔洞的側壁和底壁的部分上覆蓋有絕緣隔離層，以僅露出所述半導體條狀結構中的一個對應的所述漏區/源區半導體條。
17、其中，所述漏/源引出結構包括沿所述高度方向延伸的半導體連接層和連接改善層；其中，所述半導體連接層與對應的露出的所述漏區/源區半導體條接觸，所述連接改善層設置在所述半導體連接層上并與對應的所述漏/源連接端接觸。
18、其中，所述半導體連接層包括多晶硅連接層，所述連接改善層包括金屬硅化物連接改善層。
19、其中，所述漏/源引出結構包括沿所述高度方向延伸連接改善層和金屬連接層；其中，所述連接改善層與對應的露出的所述漏區/源區半導體條接觸，所述金屬連接層設置在所述連接改善層上并與對應的所述漏/源連接端接觸。
20、其中，所述連接改善層包括金屬硅化物連接改善層；和/或
21、所述金屬連接層與所述漏/源連接端采用同一金屬制成。
22、其中，所述漏/源引出區域包括漏/源高引出子區和漏/源低引出子區，其中，所述漏/源高引出子區中的所述漏/源連接端用于連接所述半導體條狀結構中的高區的漏區/源區半導體條；所述漏/源低引出子區中的所述漏/源連接端用于連接所述半導體條狀結構中的低區的漏區/源區半導體條；
23、每層所述高區的漏區/源區半導體條對應的所述漏/源連接端，與所述低區的漏區/源區半導體條匹配層的所述漏區/源區半導體條對應的所述漏/源連接端，在同一制程中形成。
24、其中，所述存儲塊包括多個所述漏/源引出區域，所述多個漏/源引出區域在所述列方向上間隔設置。
25、為解決上述技術問題，本申請采用的另一個技術方案是：提供一種存儲塊的制程方法。該方法包括：提供一半導體基材，其中，所述半導體基材包括襯底和設置在所述襯底上且沿高度方向依次層疊的多個存儲子陣列層，每個所述存儲子陣列層包括沿所述高度方向層疊的漏區半導體層、溝道半導體層和源區半導體層；每個所述存儲子陣列層中的所述漏區半導體層、溝道半導體層和源區半導體層分別包括沿行方向分布的多條漏區半導體條、溝道半導體條和源區半導體條；每條所述漏區半導體條、溝道半導體條和源區半導體條分別沿列方向延伸；多層所述存儲子陣列層中的一列所述漏區半導體條、溝道半導體條和源區半導體條定義為一列半導體條狀結構；
26、在所述半導體基材的至少一漏/源引出區域，設置多個漏/源連接端單元，所述多個漏/源連接端單元沿所述行方向和所述列方向分別間隔設置；其中，每個所述漏/源連接端單元中的漏/源連接端連接對應列所述半導體條狀結構中本文檔來自技高網...
【技術保護點】
1.一種存儲塊，其特征在于，包括：
2.根據權利要求1所述的存儲塊，其特征在于，
3.根據權利要求1所述的存儲塊，其特征在于，
4.根據權利要求3所述的存儲塊，其特征在于，
5.根據權利要求4所述的存儲塊，其特征在于，
6.根據權利要求3所述的存儲塊，其特征在于，
7.根據權利要求6所述的存儲塊，其特征在于，
8.根據權利要求7所述的存儲塊，其特征在于，
9.根據權利要求7所述的存儲塊，其特征在于，
10.根據權利要求8所述的存儲塊，其特征在于，
11.根據權利要求10所述的存儲塊，其特征在于，
12.根據權利要求8所述的存儲塊，其特征在于，
13.根據權利要求12所述的存儲塊，其特征在于，
14.根據權利要求1所述的存儲塊，其特征在于，
15.根據權利要求1所述的存儲塊，其特征在于，
16.一種存儲塊的制程方法，其特征在于，
17.根據權利要求16所述的制程方法，其特征在于，
19.根據權利要求18所述的制程方法，其特征在于，
20.根據權利要求19所述的制程方法，其特征在于，
21.根據權利要求20所述的制程方法，其特征在于，
22.根據權利要求18所述的制程方法，其特征在于，
23.根據權利要求22所述的制程方法，其特征在于，
24.根據權利要求22所述的制程方法，其特征在于，
25.根據權利要求18所述的制程方法，其特征在于，
26.根據權利要求25所述的制程方法，其特征在于，
27.根據權利要求18所述的制程方法，其特征在于，
28.根據權利要求27所述的制程方法，其特征在于，
29.根據權利要求18-28任一項所述的制程方法，其特征在于，
...【技術特征摘要】
1.一種存儲塊，其特征在于，包括：
2.根據權利要求1所述的存儲塊，其特征在于，
3.根據權利要求1所述的存儲塊，其特征在于，
4.根據權利要求3所述的存儲塊，其特征在于，
5.根據權利要求4所述的存儲塊，其特征在于，
6.根據權利要求3所述的存儲塊，其特征在于，
7.根據權利要求6所述的存儲塊，其特征在于，
8.根據權利要求7所述的存儲塊，其特征在于，
9.根據權利要求7所述的存儲塊，其特征在于，
10.根據權利要求8所述的存儲塊，其特征在于，
11.根據權利要求10所述的存儲塊，其特征在于，
12.根據權利要求8所述的存儲塊，其特征在于，
13.根據權利要求12所述的存儲塊，其特征在于，
14.根據權利要求1所述的存儲塊，其特征在于，
15.根據權利要求1所述的存儲塊，其特征在于，
16.一種存儲塊的制程方法，其特征在于，<...
【專利技術屬性】
技術研發人員：曹開瑋，
申請(專利權)人：武漢新芯集成電路股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。