【技術實現步驟摘要】
本專利技術涉及圖像傳感器，特別涉及一種像素單元及驅動方法、圖像傳感器。
技術介紹
1、cmos圖像傳感器的像素單元通常包含一個光電二極管和多個晶體管，根據包含的晶體管的數量，cmos圖像傳感器的像素單元可以分為3t（3晶體管）型、4t（4晶體管）型以及5t（5晶體管）型。
2、4t-aps（4t?active?pixel?sensor，4t有源像素傳感器）由傳輸晶體管tg、源跟隨器晶體管sf（source?follower）、復位晶體管reset和行選擇晶體管select組成，具有集成度高、響應速度快、功耗低、成本低等優點，是應用最廣泛的像素單元之一。圖1是常規4t-aps的像素單元的結構示意圖。請參考圖1所示，其中光電二極管區pd是n型摻雜，在頂部的p+摻雜區的作用下構成一種鉗位光電二極管（ppd）結構，光電二極管區無外接電極，電位由傳輸晶體管tg（圖中tg代表的是傳輸晶體管的柵極）控制，當傳輸晶體管關斷時其電位處于浮空狀態。
3、光電二極管區的作用是在4t-aps芯片工作時產生并存儲光生電子。先通過傳輸晶體管與復位晶體管將光電二極管區的電位拉高，使其與周圍p型摻雜區（pw）處于反偏狀態，形成廣泛的耗盡區，在光照條件下耗盡區會產生光生電子，在電場的作用下這些電子向光電二極管區的中心移動并積累下來。
4、滿阱容量fwc、高光移溢出blooming、拖尾lag及量子效率等是評價光電二極管結構特征的關鍵參數指標。電荷傳輸效率（charge?transfer?efficiency，cte）為電荷傳輸
5、然而，不論是測試ppd性能，還是測試傳輸晶體管或放大電路的性能都需要通過曝光給ppd充電才能進行測試，曝光的過程需要額外的光源控制設備和特制的測試機臺，與常規的wat（wafer?acceptance?test，晶圓接收測試）測試機臺不兼容。
6、如何在常規的wat測試機臺上進行上述參數的測試是個亟需解決的問題。
技術實現思路
1、本專利技術的目的在于提供一種像素單元及驅動方法、圖像傳感器，解決了光電測試與常規wat測試設備不兼容的問題，能夠在wat測試機臺上進行光電測試。
2、為解決上述技術問題，本專利技術提供一種像素單元，包括：p型摻雜區、位于所述p型摻雜區內的光電二極管區與浮置擴散區、與所述浮置擴散區連接的傳輸晶體管、復位晶體管、源跟隨器晶體管和行選擇晶體管；其中，在所述光電二極管區遠離所述浮置擴散區一側的所述p型摻雜區內形成有第一n型摻雜區，且所述第一n摻雜區與所述光電二極管區之間間隔有所述p型摻雜區，所述第一n摻雜區、所述p型摻雜區以及所述光電二極管區形成寄生npn三極管。
3、可選的，所述第一n型摻雜區位于所述p型摻雜區內部且靠近所述光電二極管區的下部分。
4、可選的，還包括位于所述p型摻雜區內且依次位于所述第一n型摻雜區上的第二n型摻雜區與第三n型摻雜區，以引出所述第一n型摻雜區；所述第三n型摻雜區的摻雜濃度大于所述第二n型摻雜區的摻雜濃度，所述第二n型摻雜區的摻雜濃度大于所述第一n型摻雜區的摻雜濃度。
5、可選的，還包括淺溝槽隔離結構，所述淺溝槽隔離結構隔離所述p型摻雜區與所述第二n型摻雜區、所述第三n型摻雜區。
6、可選的，所述第二n型摻雜區的底部要低于所述淺溝槽隔離結構的底部；所述第一n型摻雜區的底部高于所述光電二極管區的底部。
7、可選的，所述第一n型摻雜區的中心所在深度是所述淺溝槽隔離結構深度的105%~115%；在垂直于所述p型摻雜區的方向上，所述第一n型摻雜區的厚度介于0.3μm~0.5μm之間。
8、可選的，所述第一n型摻雜區與所述光電二極管區之間的間距大于所述光電二極管區與所述p型摻雜區構成的集電結反偏時所述p型摻雜區內的耗盡區的寬度。
9、相應的，本專利技術還提供一種像素單元的驅動方法，驅動如上所述的像素單元，所述驅動方法包括以下步驟：
10、在復位階段，關斷行選擇晶體管，打開復位晶體管，打開傳輸晶體管，將第一n型摻雜區接0v，將p型摻雜區接0v，電源電壓將光電二極管區與浮置擴散區的電位拉高，使得所述光電二極管區與所述p型摻雜區構成的集電結處于反偏全耗盡狀態；
11、在充電階段，關斷所述行選擇晶體管，打開所述復位晶體管，關斷所述傳輸晶體管，將所述第一n型摻雜區接負壓，將所述p型摻雜區接0v，使得所述第一n型摻雜區與所述p型摻雜區構成的發射結處于正偏狀態，所述光電二極管區與所述p型摻雜區構成的集電結處于反偏狀態，寄生npn三極管處于放大狀態；從所述第一n型摻雜區發射的電子被所述集電結的反偏電場吸引，在所述光電二極管區中積累，隨著所述光電二極管區中電子的積累，所述光電二極管區電位逐漸降低，所述集電結反偏電場逐漸變弱，直至所述光電二極管區充滿電子，所述集電結處于無偏置狀態，此時所述光電二極管區達到滿阱狀態，充電結束；
12、在電荷轉移階段，打開所述行選擇晶體管，關斷所述復位晶體管，打開所述傳輸晶體管，將所述第一n型摻雜區接0v，使得所述光電二極管區中的電子通過所述傳輸晶體管作用轉移到所述浮置擴散區中，經放大電路讀出。
13、可選的，所述負壓介于-1.2v~-0.7v之間。
14、相應的，本專利技術還提供一種圖像傳感器，包括行選擇電路和列選擇電路，還包括像素陣列，所述像素陣列包括若干個陣列排布的像素單元，所述像素單元為如上所述的像素單元。
15、綜上所述，本專利技術提供的像素單元及驅動方法、圖像傳感器中，包括：p型摻雜區、位于所述p型摻雜區內的光電二極管區與浮置擴散區、與所述浮置擴散區連接的傳輸晶體管、復位晶體管、源跟隨器晶體管和行選擇晶體管；其中，在所述光電二極管區遠離所述浮置擴散區一側的所述p型摻雜區內形成有第一n型摻雜區，且所述第一n摻雜區與所述光電二極管區之間間隔有所述p型摻雜區，所述第一n摻雜區、所述p型摻雜區以及所述光電二極管區形成寄生npn三極管。本專利技術意想不到的效果是：本專利技術提供的像素單元形成寄生npn三極管，通過控制第一n型摻雜區電位讓寄生npn三極管處于放大狀態，實現給光電二極管區充電的目的，避免了通過曝光給光電二極管充電的操作，能夠在常規的wat測試機臺上進行光電性能測試，解決了光電測試與常規wat測試設備不兼容的問題。
16、另外，本專利技術意想不到的效果還在于，本專利技術中僅在p型摻雜區中增加第一n型摻雜區，并不需要增加光刻工藝，對常規像素結構的改動比較小，且新增的第一n型摻雜區對光電二極管的工作特性沒有影響。
本文檔來自技高網...【技術保護點】
1.一種像素單元，其特征在于，包括：P型摻雜區、位于所述P型摻雜區內的光電二極管區與浮置擴散區、與所述浮置擴散區連接的傳輸晶體管、復位晶體管、源跟隨器晶體管和行選擇晶體管；其中，在所述光電二極管區遠離所述浮置擴散區一側的所述P型摻雜區內形成有第一N型摻雜區，且所述第一N摻雜區與所述光電二極管區之間間隔有所述P型摻雜區，所述第一N摻雜區、所述P型摻雜區以及所述光電二極管區形成寄生NPN三極管。
2.根據權利要求1所述的像素單元，其特征在于，所述第一N型摻雜區位于所述P型摻雜區內部且靠近所述光電二極管區的下部分。
3.根據權利要求2所述的像素單元，其特征在于，還包括位于所述P型摻雜區內且依次位于所述第一N型摻雜區上的第二N型摻雜區與第三N型摻雜區，以引出所述第一N型摻雜區；所述第三N型摻雜區的摻雜濃度大于所述第二N型摻雜區的摻雜濃度，所述第二N型摻雜區的摻雜濃度大于所述第一N型摻雜區的摻雜濃度。
4.根據權利要求3所述的像素單元，其特征在于，還包括淺溝槽隔離結構，所述淺溝槽隔離結構隔離所述P型摻雜區與所述第二N型摻雜區、所述第三N型摻雜區。
...【技術特征摘要】
1.一種像素單元，其特征在于，包括：p型摻雜區、位于所述p型摻雜區內的光電二極管區與浮置擴散區、與所述浮置擴散區連接的傳輸晶體管、復位晶體管、源跟隨器晶體管和行選擇晶體管；其中，在所述光電二極管區遠離所述浮置擴散區一側的所述p型摻雜區內形成有第一n型摻雜區，且所述第一n摻雜區與所述光電二極管區之間間隔有所述p型摻雜區，所述第一n摻雜區、所述p型摻雜區以及所述光電二極管區形成寄生npn三極管。
2.根據權利要求1所述的像素單元，其特征在于，所述第一n型摻雜區位于所述p型摻雜區內部且靠近所述光電二極管區的下部分。
3.根據權利要求2所述的像素單元，其特征在于，還包括位于所述p型摻雜區內且依次位于所述第一n型摻雜區上的第二n型摻雜區與第三n型摻雜區，以引出所述第一n型摻雜區；所述第三n型摻雜區的摻雜濃度大于所述第二n型摻雜區的摻雜濃度，所述第二n型摻雜區的摻雜濃度大于所述第一n型摻雜區的摻雜濃度。
4.根據權利要求3所述的像素單元，其特征在于，還包括淺溝槽隔離結構，所述淺溝槽隔離結構隔離所述p型摻雜區與所述第二n型摻雜區、所述第三n型摻雜區。
<...【專利技術屬性】
技術研發人員：康紹磊，汪凱倫，
申請(專利權)人：合肥晶合集成電路股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。