【技術實現步驟摘要】
本專利技術涉及微電子，尤其涉及一種憶阻陣列及其制備方法。
技術介紹
1、在當今人工智能（ai）、機器學習和深度學習快速發展的背景下，信息處理與計算需求的激增對存儲器技術提出了新的挑戰。傳統的馮諾依曼架構由于數據傳輸瓶頸和功耗問題，愈發難以應對日益增長的數據處理需求。為了克服這些限制，存算一體化架構作為一種關鍵方案嶄露頭角，它通過將存儲與計算功能相結合，顯著減少了數據傳輸的瓶頸，提高了計算效率，尤其在人工智能和生成式ai應用中展現出巨大潛力。
2、憶阻器件作為一種新型非易失性存儲器，不僅能存儲信息，還能執行邏輯運算，因此在存算一體化架構中發揮著至關重要的作用。受生物神經系統啟發，感知、存儲與計算功能融合的感存算一體化系統逐漸興起，這類系統可以顯著提升計算效率和響應速度，特別適合邊緣計算的應用場景。多模態調控的憶阻器通過集成光、壓力和化學等多種感知功能，為實現感存算一體化提供了可行的技術路徑。這種集成方式不僅有效緩解了馮諾依曼架構的瓶頸，還為多模態大模型和交互式人工智能系統在終端應用的落地提供了重要支持。然而，隨著憶阻陣列的大規模集成，串擾問題逐漸凸顯。
技術實現思路
1、本專利技術提供了一種憶阻陣列及其制備方法，結構簡單，集成度高，且避免了憶阻陣列工作過程中憶阻單元間的串擾問題。
2、根據本專利技術的一方面，提供了一種憶阻陣列，包括：
3、襯底，襯底為第一導電類型；襯底包括第一區域和第二區域，第一區域的摻雜濃度大于第二區域的摻雜濃度；第一區域包括多
4、氧化物功能層，氧化物功能層為第二導電類型，氧化物功能層位于襯底的一側，氧化物功能層在襯底的垂直投影位于子區內；氧化物功能層包括多個功能單元，每一功能單元沿第一方向延伸，且多個功能單元沿第二方向間隔排列；
5、電極，電極位于氧化物功能層遠離襯底的一側；電極覆蓋部分氧化物功能層；電極包括多個電極條，電極條沿第二方向延伸，且多個電極條沿第一方向間隔排列；
6、掩膜層，掩膜層與氧化物功能層同層設置；掩膜層覆蓋部分襯底的第二區域。
7、可選的，第一導電類型為n型，第二導電類型為p型。
8、可選的，沿第二方向，子區的寬度與氧化物功能層的寬度相同，子區的寬度范圍為10μm?-200μm；
9、沿第三方向，襯底厚度范圍為250μm?-500μm；第三方向與第一方向和第二方向均垂直；
10、沿第三方向，氧化物功能層的厚度范圍為10nm-40nm；
11、沿第一方向，電極的寬度范圍為10μm-200μm；沿第三方向，電極的厚度范圍為10nm-80nm。
12、可選的，襯底的材料包括硅、鍺、氮化鎵、碳化硅中的至少一種；
13、氧化物功能層的材料包括氧化鎳、氧化銅、氧化鎢、氧化鉿中的至少一種；
14、電極的材料包括鎳、鉑、鈦、氮化鈦、氧化銦錫中的至少一種；
15、掩膜層材料包括氧化硅、氧化鋁、氮化硅、氮化鋁中的至少一種。
16、根據本專利技術的另一方面，提供了一種憶阻陣列的制備方法，包括：
17、形成襯底和掩膜層；襯底為第一導電類型；襯底包括第一區域和第二區域，第一區域的摻雜濃度大于第二區域的摻雜濃度；第一區域包括多個子區，子區沿第一方向延伸，且多個子區沿第二方向間隔排列；第一方向與第二方向相互垂直；掩膜層覆蓋部分襯底的第二區域；
18、在襯底的一側形成氧化物功能層；氧化物功能層為第二導電類型；氧化物功能層在襯底的垂直投影位于子區內；氧化物功能層包括多個功能單元，每一功能單元沿第一方向延伸，且多個功能單元沿第二方向間隔排列；掩膜層與氧化物功能層同層設置；
19、在氧化物功能層遠離襯底的一側形成電極；電極覆蓋部分氧化物功能層；電極包括多個電極條，電極條沿第二方向延伸，且多個電極條沿第一方向間隔排列。
20、可選的，形成襯底和掩膜層，包括：
21、提供襯底材料層；
22、在襯底材料層的一側形成掩膜材料層；
23、圖案化掩膜材料層，形成掩膜層和多個溝槽；多個溝槽暴露部分襯底材料層；溝槽沿第一方向延伸，且多個溝槽沿第二方向間隔排列；
24、通過多個溝槽對暴露的襯底材料層進行離子注入，形成多個子區，形成襯底；
25、在襯底的一側形成氧化物功能層，包括：
26、在多個溝槽內形成多個功能單元，形成氧化物功能層；其中，每一功能單元沿第一方向延伸，且多個功能單元沿第二方向間隔排列；
27、在氧化物功能層遠離襯底的一側形成電極，包括：
28、在氧化物功能層遠離襯底的一側形成電極材料層；
29、圖案化電極材料層，形成多個電極條，形成電極。
30、可選的，在襯底的一側形成氧化物功能層，包括：
31、通過脈沖激光沉積方法、磁控濺射方法、原子層沉積方法或者溶膠-凝膠-旋涂方法在襯底的一側形成氧化物功能層。
32、可選的，在氧化物功能層遠離襯底的一側形成電極，包括：
33、通過磁控濺射方法、電子束蒸發方法或者脈沖激光沉積方法在氧化物功能層遠離襯底的一側形成電極。
34、可選的，在襯底材料層的一側形成掩膜材料層，包括：
35、通過低壓化學氣相沉積方法、等離子體增強化學氣相沉積方法或者電感耦合等離子體化學氣相沉積方法在襯底材料層的一側形成掩膜材料層。
36、本專利技術實施例技術方案提供的憶阻陣列包括：襯底；襯底為第一導電類型；襯底包括第一區域和第二區域，第一區域的摻雜濃度大于第二區域的摻雜濃度；第一區域包括多個子區，子區沿第一方向延伸，且多個子區沿第二方向間隔排列；第一方向與第二方向相互垂直；氧化物功能層，氧化物功能層為第二導電類型，氧化物功能層位于襯底的一側，氧化物功能層在襯底的垂直投影位于子區內；氧化物功能層包括多個功能單元，每一功能單元沿第一方向延伸，且多個功能單元沿第二方向間隔排列；電極，電極位于氧化物功能層遠離襯底的一側；電極覆蓋部分氧化物功能層；電極包括多個電極條，電極條沿第二方向延伸，且多個電極條沿第一方向間隔排列；掩膜層；掩膜層與氧化物功能層同層設置；掩膜層覆蓋部分襯底的第二區域。本專利技術實施例中襯底的第一區域與氧化物功能層形成pn異質結構，能夠有效避免憶阻單元之間的串擾問題，且憶阻陣列為單堆疊結構便于實現集成，從而具有低功耗、高均勻性并且有多極存儲的潛力。
37、應當理解，本部分所描述的內容并非旨在標識本專利技術的實施例的關鍵或重要特征，也不用于限制本專利技術的范圍。本專利技術的其它特征將通過以下的說明書而變得容易理解。
本文檔來自技高網...【技術保護點】
1.一種憶阻陣列，其特征在于，包括：
2.根據權利要求1所述的憶阻陣列，其特征在于，所述第一導電類型為N型，所述第二導電類型為P型。
3.根據權利要求1所述的憶阻陣列，其特征在于，沿所述第二方向，所述子區的寬度與所述氧化物功能層的寬度相同，所述子區的寬度范圍為10μm?-200μm；
4.根據權利要求1所述的憶阻陣列，其特征在于，所述襯底的材料包括硅、鍺、氮化鎵、碳化硅中的至少一種；
5.一種憶阻陣列的制備方法，其特征在于，包括：
6.根據權利要求5所述的憶阻陣列的制備方法，其特征在于，形成襯底和掩膜層，包括：
7.根據權利要求5所述的制備方法，其特征在于，在所述襯底的一側形成氧化物功能層，包括：
8.根據權利要求5所述的制備方法，其特征在于，在所述氧化物功能層遠離所述襯底的一側形成電極，包括：
9.根據權利要求6所述的制備方法，其特征在于，在所述襯底材料層的一側形成掩膜材料層，包括：
【技術特征摘要】
1.一種憶阻陣列，其特征在于，包括：
2.根據權利要求1所述的憶阻陣列，其特征在于，所述第一導電類型為n型，所述第二導電類型為p型。
3.根據權利要求1所述的憶阻陣列，其特征在于，沿所述第二方向，所述子區的寬度與所述氧化物功能層的寬度相同，所述子區的寬度范圍為10μm?-200μm；
4.根據權利要求1所述的憶阻陣列，其特征在于，所述襯底的材料包括硅、鍺、氮化鎵、碳化硅中的至少一種；
5.一種憶...
【專利技術屬性】
技術研發人員：楊亞霖，楊贏，顧泓，徐呈甲，朱鵬，楊曉琴，肖安康，
申請(專利權)人：蘇州實驗室，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。