【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)屬于集成電路領(lǐng)域，尤其涉及一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法。
技術(shù)介紹
1、隨著電子技術(shù)的飛速發(fā)展，集成電路的應(yīng)用范圍不斷擴大，不僅涵蓋了常規(guī)環(huán)境，還進入了諸如高壓、高溫、有毒或腐蝕性氣體等極端條件，以及強輻射等特殊場景。在大多數(shù)惡劣環(huán)境中，通過優(yōu)化封裝技術(shù)，可以確保電子產(chǎn)品的可靠運行。然而，在輻射環(huán)境下，集成電路容易受到高能光子和粒子的作用，發(fā)生電離和碰撞現(xiàn)象，導(dǎo)致已封裝的半導(dǎo)體器件出現(xiàn)不可逆的損傷。此時，傳統(tǒng)的封裝和屏蔽往往效果有限，甚至可能由于封裝材料中引發(fā)的二次反應(yīng)，加劇輻射對電路的破壞。因此，針對輻射環(huán)境的抗輻照技術(shù)，已經(jīng)成為提高集成電路良率的關(guān)鍵研究方向。隨著航天和核工業(yè)的快速發(fā)展，特別是衛(wèi)星產(chǎn)業(yè)的蓬勃增長，對存儲器的抗輻照設(shè)計提出了更高的要求。盡管抗輻照邏輯電路設(shè)計已經(jīng)較為成熟，針對存儲器的抗輻照設(shè)計仍然是當(dāng)前技術(shù)中的薄弱環(huán)節(jié)。存儲器在抗輻照電子產(chǎn)品開發(fā)中面臨多重挑戰(zhàn)，高能粒子的作用會引發(fā)軟硬錯誤的發(fā)生：一方面，軟錯誤（soft?error）如單粒子翻轉(zhuǎn)和單粒子功能中斷，會暫時改變存儲數(shù)據(jù)的值，導(dǎo)致敏感節(jié)點電位的翻轉(zhuǎn)；另一方面，硬錯誤（hard?error）如單粒子燒毀和單粒子?xùn)糯﹄娐返膿p傷是永久性的，無法恢復(fù)。因此，需要系統(tǒng)級的良率提升方案，以有效應(yīng)對輻照環(huán)境帶來的軟硬錯誤挑戰(zhàn)。
2、磁隧道結(jié)作為mram的核心存儲元件，利用電子自旋特性存儲數(shù)據(jù)，而非傳統(tǒng)的電荷存儲方式，因此與電離輻射之間沒有已知的直接相互作用機制，展現(xiàn)出較高的輻照耐受性。然而，mram的外圍電路（如讀寫電路
技術(shù)實現(xiàn)思路
1、本專利技術(shù)目的在于提供針對磁性隨機存取存儲器的抗輻照系統(tǒng)級設(shè)計方法，檢測并修復(fù)輻射導(dǎo)致的軟錯誤及硬錯誤問題，以提高mram在輻射環(huán)境下的可靠性。
2、為解決上述技術(shù)問題，本專利技術(shù)的具體技術(shù)方案如下：
3、一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)方法，嵌入式磁性隨機存儲器（magnetoresistive?random?access?memory,?mram）基于2t-2m自參考結(jié)構(gòu)，在輻照環(huán)境下實現(xiàn)片上故障檢測和修復(fù)，從而提高芯片良率；針對輻照環(huán)境下的良率提升，提出了系統(tǒng)級設(shè)計方案；結(jié)合基于bch碼的差錯檢測和糾正（error?checking?and?correction，ecc）電路和內(nèi)建自測試-自修復(fù)（build-in-self-test-repair,?bistr）系統(tǒng)，進行軟硬錯誤的檢測與修復(fù)；bistr系統(tǒng)包括具有故障診斷功能的內(nèi)建自測試（build-in-self-test,?bist）電路和內(nèi)建冗余自修復(fù)（build-in-self-repair,?bisr）電路，系統(tǒng)中的時序邏輯單元采用雙模冗余抗輻照加固方法，被替換為雙模冗余抗輻照標(biāo)準(zhǔn)單元庫中的時序邏輯標(biāo)準(zhǔn)單元；ecc電路與bist系統(tǒng)協(xié)同工作，以最大限度抑制輻照環(huán)境下的軟硬錯誤，提升mram良率；
4、所述的2t-2m自參考結(jié)構(gòu)由兩組串聯(lián)的磁隧道結(jié)（magnetic?tunnel?junction,mtj）和nmos選通管組成，也即兩組1t-1m存儲單元，其中兩個磁隧道結(jié)的狀態(tài)完全相反；一根字線（word?line,?wl）同時控制兩組選通管的柵極，并通過兩組位線（bit?line,?bl）和源線（source?line,?sl）的相反電壓實現(xiàn)數(shù)據(jù)存儲；該結(jié)構(gòu)用2個mtj存儲一個位單元數(shù)據(jù)，由兩種組合狀態(tài)（平行態(tài)-反平行態(tài)和反平行態(tài)-平行態(tài)）分別表示數(shù)據(jù)“0”和“1”；
5、差錯檢測和糾正ecc電路采用漢明碼的編碼方式，能夠?qū)?-bit實現(xiàn)1-bit糾正，2-bit檢錯；其規(guī)格為（13，8）漢明碼，其中數(shù)據(jù)位8-bit，檢驗位5-bit，總共13-bit碼字；ecc糾錯算法通過編碼模塊（ehc_13_8_encoder）和譯碼模塊（ehc_13_8_decoder）與mram外圍電路結(jié)合實現(xiàn)，根據(jù)輸出的糾錯標(biāo)志位ue和錯誤標(biāo)志位errf組合起來表征數(shù)據(jù)位中是否出現(xiàn)錯誤以及錯誤是否得到糾正；
6、所述的內(nèi)建自測試bist電路中，核心模塊包括控制器（ctrl）、測試模式生成器（tpg）和故障位置指示器（fsi）；其中ctrl負責(zé)測試模塊的控制；tpg在測試模式下基于測試算法生成測試數(shù)據(jù)與地址；在tpg生成測試向量后，fsi將存儲器的讀出數(shù)據(jù)進行對比分析，確認是否出現(xiàn)故障；bist中還有一組多路復(fù)用器bist_mux，在bist_en信號的控制下，在bist測試模式和正常操作模式之間切換；在進行bist測試時多路復(fù)用器將tpg產(chǎn)生的測試向量送入mram?macro用于形成測試環(huán)；在正常模式下，多路復(fù)用器直接將外部的讀寫控制信號輸入到mram?macro中進行讀寫操作；
7、所述的內(nèi)建冗余自修復(fù)電路，即列冗余替換電路，主要由兩部分組成；首先是存儲陣列和自參考列的位線映射模塊，在實際的物理版圖中，相鄰兩列的存儲單元構(gòu)成2t-2m單元并存儲1-bit數(shù)據(jù)，因此在進行列冗余替換時必須同時替換兩列；存儲陣列與自參考陣列的位線映射模塊結(jié)構(gòu)相同，均由7個2選1?mux構(gòu)成，以配置信號cfg[8:14]作為地址選擇端對陣列的位線連接關(guān)系進行映射；其次是存儲陣列與自參考陣列的源線映射模塊，其結(jié)構(gòu)與位線映射模塊相同，但其由8個2選1?mux構(gòu)成，受配置信號cfg[0:7]的控制，對陣列的源線連接關(guān)系進行映射。
8、進一步的，采用基于漢明碼的差錯檢測和糾正ecc電路，該設(shè)計可以實現(xiàn)糾一檢二，從而有效糾正輻照帶來的暫時性軟錯誤；差錯檢測和糾正ecc電路基于8-bit/16-bit/24-bit/32-bit可重構(gòu)位寬的mram陣列，可通過控制信號獨立控制每字節(jié)數(shù)據(jù)的讀寫和ecc電路編譯碼，實現(xiàn)在小數(shù)據(jù)位寬存儲時功耗的降低和ecc糾錯能力的最大化；編碼模塊中din[7:0]為輸入的8-bit數(shù)據(jù)，bypass為ecc旁路信號（當(dāng)bypass=1時，不進行ecc編碼和譯碼操作，ecc校驗位對應(yīng)存儲單元不進行讀寫），dout[12:0]為編碼后的13-bit碼字（8-bit數(shù)據(jù)和5-bit校驗碼）傳輸至陣列的寫驅(qū)動模塊進行寫入。譯碼模塊中din[12:0]為靈敏放大器從存儲陣列中讀出的13-bit碼字，bypass為ecc旁路信號，dout[7:0]為進行過錯誤糾正后的數(shù)據(jù)，errf為錯誤標(biāo)志位，標(biāo)記是否檢測到碼字不合法，ue為糾錯標(biāo)志位，標(biāo)記是否對碼字糾正。
9、進一步的，內(nèi)建自測試bist電本文檔來自技高網(wǎng)...
【技術(shù)保護點】
1.一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于，包括以下步驟：
2.根據(jù)權(quán)利要求1所述的一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于，差錯檢測和糾正ECC電路基于8-bit/16-bit/24-bit/32-bit可重構(gòu)位寬的MRAM陣列，通過控制信號獨立控制每字節(jié)數(shù)據(jù)的讀寫和差錯檢測和糾正ECC電路編譯碼，實現(xiàn)在小數(shù)據(jù)位寬存儲時功耗的降低和ECC糾錯能力的最大化；編碼模塊中DIN[7:0]為輸入的8-bit數(shù)據(jù)，Bypass為ECC旁路信號，當(dāng)Bypass=1時，不進行ECC編碼和譯碼操作，ECC校驗位對應(yīng)存儲單元不進行讀寫，DOUT[12:0]為編碼后的13-bit碼字，傳輸至陣列的寫驅(qū)動模塊進行寫入；譯碼模塊中DIN[12:0]為靈敏放大器從存儲陣列中讀出的13-bit碼字，Bypass為ECC旁路信號，DOUT[7:0]為進行過錯誤糾正后的數(shù)據(jù)，ERRF為錯誤標(biāo)志位，標(biāo)記是否檢測到碼字不合法，UE為糾錯標(biāo)志位，標(biāo)記是否對碼字糾正。
3.根據(jù)權(quán)利要求2所述的一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于
4.根據(jù)權(quán)利要求1所述的一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于，內(nèi)建自測試BIST電路中的時序邏輯單元被替換為雙模冗余抗輻照標(biāo)準(zhǔn)單元庫中的時序邏輯標(biāo)準(zhǔn)單元的具體步驟為：針對內(nèi)建自測試BIST電路的時序邏輯單元采用雙模冗余的方式進行抗輻照加固，是將傳輸門與反相器組合在一起，合并為豎直堆疊的晶體管結(jié)構(gòu)；加固后的結(jié)構(gòu)中增加了兩個抗輻照的反相器用來產(chǎn)生與時鐘信號及其反相信號同相位但相互獨立的時鐘信號，防止單個時鐘信號受到輻射影響后發(fā)生電荷共享。
5.根據(jù)權(quán)利要求4所述的一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于，內(nèi)建自測試BIST電路中的時序邏輯標(biāo)準(zhǔn)單元庫在信號傳輸過程中濾除毛刺，抵抗輻照帶來的單粒子效應(yīng)，確保內(nèi)建自測試BIST電路不受輻照干擾；對于在同一邏輯中輸入和輸出相同的NMOS管和PMOS管，輸出端保持相連不變，將NMOS管和PMOS管的柵極輸入端分離開來，分別與另一邏輯中對應(yīng)的管子相連，時鐘信號分別與同相且相互獨立的信號相連，在交叉相連后最終得到雙模冗余加固后的時序邏輯單元。
6.根據(jù)權(quán)利要求3所述的一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于，內(nèi)建冗余自修復(fù)BISR電路用來修復(fù)BIST電路所檢測出的，輻照環(huán)境導(dǎo)致的ECC電路無法解決的多重故障或永久性硬錯誤；該電路具體工作過程如下：
...【技術(shù)特征摘要】
1.一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于，包括以下步驟：
2.根據(jù)權(quán)利要求1所述的一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于，差錯檢測和糾正ecc電路基于8-bit/16-bit/24-bit/32-bit可重構(gòu)位寬的mram陣列，通過控制信號獨立控制每字節(jié)數(shù)據(jù)的讀寫和差錯檢測和糾正ecc電路編譯碼，實現(xiàn)在小數(shù)據(jù)位寬存儲時功耗的降低和ecc糾錯能力的最大化；編碼模塊中din[7:0]為輸入的8-bit數(shù)據(jù)，bypass為ecc旁路信號，當(dāng)bypass=1時，不進行ecc編碼和譯碼操作，ecc校驗位對應(yīng)存儲單元不進行讀寫，dout[12:0]為編碼后的13-bit碼字，傳輸至陣列的寫驅(qū)動模塊進行寫入；譯碼模塊中din[12:0]為靈敏放大器從存儲陣列中讀出的13-bit碼字，bypass為ecc旁路信號，dout[7:0]為進行過錯誤糾正后的數(shù)據(jù)，errf為錯誤標(biāo)志位，標(biāo)記是否檢測到碼字不合法，ue為糾錯標(biāo)志位，標(biāo)記是否對碼字糾正。
3.根據(jù)權(quán)利要求2所述的一種輻照條件下高良率的磁性隨機存儲器系統(tǒng)設(shè)計方法，其特征在于，內(nèi)建自測試bist電路與差錯檢測和糾正ecc電路協(xié)同工作，會定時開啟以檢測差錯檢測和糾正ecc電路無法糾正的硬錯誤，同時能夠診斷陣列中的故障單元類型及地址；內(nèi)建自測試bist電路內(nèi)置了march?c+測試算法查找表，能測試出存儲器中的固定故障、耦合故障、轉(zhuǎn)換故障所有故障類型；在進行bist測試時，多路復(fù)用器將tpg產(chǎn)生的測試數(shù)據(jù)與地址送入mram存...
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：蔡浩，狄彥彤，劉孫辰星，
申請(專利權(quán))人：東南大學(xué)，
類型：發(fā)明
國別省市：
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。