【技術實現步驟摘要】
本專利技術涉及智能功率驅動，尤其涉及一種超低延時的自鎖定噪聲抑制電平移位電路。
技術介紹
1、智能功率集成電路是將高壓功率器件與低壓控制的信號處理以及保護、檢測等功能集成到一顆芯片上。對輸入信號進行功率放大，主要用于電機驅動、汽車電子、電源管理、日常照明等領域。具有低功耗、低成本、高效率、高可靠的優點。功率器件的不同拓撲結構對應于不同的應用場景，因此驅動電路也相應分為全橋驅動電路和半橋式柵驅動電路。其中，由于半橋式柵驅動電路結構簡單，驅動能力強而被廣泛應用。
2、半橋式柵驅動電路中的高壓側通路用于將低壓信號轉移為高壓信號，在信號傳輸過程中，高壓側通路的浮動地電位會急劇變化，從而在高壓側通路中的ldmos管的漏極產生dv/dt噪聲，dv/dt噪聲引起的電流將導致錯誤的負脈沖，可能引起rs鎖存器的不定態。
3、現有通過引入rc濾波，合理設置合適的濾波寬度，濾除噪聲負脈沖，留下正確的脈沖信號，然而利用rc濾波消除噪聲效果依賴于濾波寬度。當rc濾波的濾波寬度較小時，噪聲不能被有效濾除，而濾波寬度較大時，會使信號傳輸引發延遲，制約半橋式柵驅動芯片的最大工作頻率。
技術實現思路
1、本專利技術的目的在于提供一種超低延時的自鎖定噪聲抑制電平移位電路，用于解決現有采用rc濾波在濾除噪聲的同時會增加延遲的問題。
2、為了實現上述目的，本專利技術提供如下技術方案：
3、一種超低延時的自鎖定噪聲抑制電平移位電路，至少包括：共模噪聲消除電路、差模噪聲消除電路
4、所述共模噪聲消除電路用于當高壓電平移位電路輸出的負噪聲脈沖信號存在共模噪聲時，輸送1/2vdd電壓給所述rs鎖存器的輸入端，所述rs鎖存器的輸入端保持高電平；vdd為電源和浮動地電位的電壓差；rs鎖存器的閾值電壓小于1/2vdd；
5、所述差模噪聲消除電路用于當所述高壓電平移位電路輸出的負噪聲脈沖信號存在差模噪聲時，通過電阻分壓開啟所述差模噪聲消除電路，所述rs鎖存器的輸入端保持高電平。
6、與現有技術相比，本申請提供的一種超低延時的自鎖定噪聲抑制電平移位電路至少包括：共模噪聲消除電路、差模噪聲消除電路、rs鎖存器以及高壓電平移位電路，當高壓電平移位電路輸出的負脈沖信號存在共模噪聲時，共模噪聲消除電路輸送1/2vdd電壓給rs鎖存器的輸入端，通過設計rs鎖存器相對較低的閾值電壓，使得1/2vdd的電壓對于rs鎖存器來說為高電平，這樣rs鎖存器的輸入端保持高電平，rs鎖存器的狀態保持不變，從而消除共模噪聲；當所述高壓電平移位電路輸出的負脈沖信號存在差模噪聲時，差模噪聲消除電路通過電阻分壓感知到噪聲，開啟差模噪聲消除電路，使得rs鎖存器的輸入端保持高電平，rs鎖存器的狀態保持不變，從而消除差模噪聲，本申請的共模噪聲消除電路和差模噪聲消除電路均沒有使用rc濾波電路，在有效去除高壓側通道中的負脈沖信號中的噪聲的同時，具有更低的延遲特性，增強了半橋式驅動電路的可靠性和穩定性，此外，本申請通過差模噪聲消除電路可以解決工藝波動和版圖不匹配等相關問題，能夠應對各種異常情況。
7、可選的，所述浮動地電位為半橋式柵驅動電路中高壓側通道的浮動地電位，所述共模噪聲消除電路包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管；
8、所述第一pmos管的柵極和所述第二pmos管的柵極相連，所述第一pmos管的柵極和所述第二pmos管的柵極與高壓電平移位電路的第二輸出端相連，所述第一pmos管的源極與所述電源相連，所述第一pmos管的漏極與所述第一nmos管的漏極相連，所述第一nmos管的源極與所述浮動地電位相連，所述第一nmos管的柵極與所述第二nmos管的柵極相連，所述第一nmos管的柵極與所述第一nmos管的漏極相連，所述第二nmos管的源極與所述浮動地電位相連，所述第二nmos管的漏極與所述第三pmos管的漏極相連；所述第三pmos管的柵極和所述第四pmos管的柵極相連，所述第三pmos管的柵極和所述第四pmos管的柵極與所述高壓電平移位電路的第一輸出端相連，所述第三pmos管的源極與所述電源相連，所述第二pmos管的漏極與所述第三nmos管的漏極相連，所述第二pmos管的源極與所述電源相連，所述第三nmos管的源極與所述浮動地電位相連，所述第三nmos管的柵極與所述第四nmos管的柵極相連，所述第四pmos管的源極與所述電源相連，所述第四pmos管的漏極與所述第四nmos管的漏極相連，所述第四nmos管的漏極與所述第四nmos管的柵極相連，所述第四nmos管的源極與所述浮動地電位相連，所述第二pmos管的漏極與所述rs鎖存器的置位端相連，所述第三pmos管的漏極與所述rs鎖存器的復位端相連。
9、可選的，所述差模噪聲消除電路包括：第一電阻、第二電阻、第三電阻，第四電阻、第五pmos管和第六pmos管；
10、所述第一電阻的一端與高壓電平移位電路的第一輸出端相連，所述第一電阻的另一端與所述第三電阻的一端相連，所述第一電阻的另一端與所述第六pmos管的柵極相連，所述第三電阻的另一端與rs鎖存器的輸出端相連，所述第二電阻的一端與高壓電平移位電路的第二輸出端相連，所述第二電阻的另一端與所述第四電阻的一端相連，所述第二電阻的另一端與所述第五pmos管的柵極相連，所述第四電阻的另一端與rs鎖存器的反相輸出端相連；所述第五pmos管的漏極與所述rs鎖存器的復位端相連，所述第五pmos管的源極與所述電源相連，所述第六pmos管的漏極與rs鎖存器的置位端相連，所述第六pmos管的源極與所述電源相連。
11、可選的，所述高壓電平移位電路包括第一ldmos管、第二ldmos管、第七pmos管、第八pmos管、第一穩壓二極管以及第二穩壓二極管；
12、所述第一ldmos管的柵極與半橋式柵驅動電路中高壓側通道的脈沖信號產生電路的一個輸出端相連，所述第一ldmos管的源極與所述浮動地電位相連，所述第一ldmos管的漏極分別與所述第七pmos管的漏極、所述第一電阻的一端以及所述第三pmos管的柵極相連，所述第七pmos管的柵極與所述第七pmos管的漏極相連，所述第七pmos管的源極與所述電源相連，所述第一穩壓二極管的輸入端與所述第七pmos管的漏極相連，所述第一穩壓二極管的輸出端與所述電源相連；所述第二ldmos管的柵極與所述脈沖信號產生電路的另一個輸出端相連，所述第二ldmos管的源極與所述浮動地電位相連，所述第二ldmos管的漏極分別與所述第八pmos管的漏極、第二電阻的一端、第一pmos管的柵極相連，所述第八pmos管的柵極與所述本文檔來自技高網...
【技術保護點】
1.一種超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，至少包括：共模噪聲消除電路、差模噪聲消除電路、RS鎖存器以及高壓電平移位電路，所述共模噪聲消除電路的輸入端與所述高壓電平移位電路的輸出端相連；所述共模噪聲消除電路的輸出端與RS鎖存器的輸入端相連；所述差模噪聲消除電路的輸入端與所述高壓電平移位電路的輸出端相連，所述差模噪聲消除電路的輸出端與所述RS鎖存器的輸入端相連；
2.根據權利要求1所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述浮動地電位為半橋式柵驅動電路中高壓側通道的浮動地電位，所述共模噪聲消除電路包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管；
3.根據權利要求2所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述差模噪聲消除電路包括：第一電阻、第二電阻、第三電阻，第四電阻、第五PMOS管和第六PMOS管；
4.根據權利要求3所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述高壓電平移位電路包括第一LDMOS管、第二LDM
5.根據權利要求4所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，當所述高壓電平移位電路輸出的負脈沖信號存在噪聲時，所述第一LDMOS管的漏極以及所述第二LDMOS管的漏極產生壓降，所述第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管導通，所述RS鎖存器的兩個輸入端電壓為1/2VDD；所述第一PMOS管的柵極和第二PMOS管的柵極電壓小于電源電壓，所述第一PMOS管和第二PMOS管導通，所述RS鎖存器的輸入端的電壓從1/2VDD拉升到VDD。
6.根據權利要求2所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述自鎖定噪聲抑制電平移位電路還包括第五電阻，所述第五電阻的一端與所述電源相連，所述第五電阻的另一端與所述第四PMOS管的漏極相連。
7.根據權利要求3所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述第三電阻與第一電阻的比值等于所述第四電阻與第二電阻的比值。
8.根據權利要求2所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述第一PMOS管的寬長比、第二PMOS管的寬長比、第三PMOS管的寬長比以及第四PMOS管的寬長比的比值為1：m：m：1；所述第一NMOS管的寬長比、第二NMOS管的寬長比、第三NMOS管的寬長比、第四NMOS管的寬長比的比值為1：m：m：1，m的取值為5-10。
9.根據權利要求3所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述第五PMOS管的寬長比和所述第六PMOS管的寬長比均大于所述第一PMOS管的寬長比、第二PMOS管的寬長比、第三PMOS管的寬長比以及第四PMOS管的寬長比。
10.根據權利要求3所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述自鎖定噪聲抑制電平移位電路還包括輸出緩沖電路，所述輸出緩沖電路包括輸出緩沖級、第九PMOS管以及第五NMOS管，所述輸出緩沖級的輸入端與RS鎖存器的輸出端相連，所述輸出緩沖級的第一輸出端與第九PMOS管的柵極相連，第九PMOS管的漏極與電源相連，第九PMOS管的源極與高壓側通道的輸出端相連，所述輸出緩沖級的第二輸出端與第五NMOS管的柵極相連，所述第五NMOS管的漏極與高壓側通道的輸出端相連，所述第五NMOS管的源極與浮動地電位相連。
...【技術特征摘要】
1.一種超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，至少包括：共模噪聲消除電路、差模噪聲消除電路、rs鎖存器以及高壓電平移位電路，所述共模噪聲消除電路的輸入端與所述高壓電平移位電路的輸出端相連；所述共模噪聲消除電路的輸出端與rs鎖存器的輸入端相連；所述差模噪聲消除電路的輸入端與所述高壓電平移位電路的輸出端相連，所述差模噪聲消除電路的輸出端與所述rs鎖存器的輸入端相連；
2.根據權利要求1所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述浮動地電位為半橋式柵驅動電路中高壓側通道的浮動地電位，所述共模噪聲消除電路包括第一pmos管、第二pmos管、第三pmos管、第四pmos管、第一nmos管、第二nmos管、第三nmos管、第四nmos管；
3.根據權利要求2所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述差模噪聲消除電路包括：第一電阻、第二電阻、第三電阻，第四電阻、第五pmos管和第六pmos管；
4.根據權利要求3所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，所述高壓電平移位電路包括第一ldmos管、第二ldmos管、第七pmos管、第八pmos管、第一穩壓二極管以及第二穩壓二極管；
5.根據權利要求4所述超低延時的自鎖定噪聲抑制電平移位電路，其特征在于，當所述高壓電平移位電路輸出的負脈沖信號存在噪聲時，所述第一ldmos管的漏極以及所述第二ldmos管的漏極產生壓降，所述第一pmos管、第二pmos管、第三pmos管、第四pmos管導通，所述rs鎖存器的兩個輸入端電壓為1/2vdd；所述第一pmos管的柵極和第二pmos管的柵極電壓小于電源電壓，所述第一pmos管和第二pmos管導通，所述rs鎖存器的輸入端的電壓從...
【專利技術屬性】
技術研發人員：蔡小五，王谞芃，黨建英，路玉，張弛，潘龍麗，盧劍，李博，
申請(專利權)人：中國科學院微電子研究所，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。