【技術實現步驟摘要】
本申請涉及軟硬件協同仿真，尤其是一種接口配置與獲取的解決方法方法、裝置、設備及存儲介質。
技術介紹
1、軟硬件協同仿真技術是指同時模擬硬件和軟件集成在一起的整個系統的一種仿真技術。硬件加速仿真之信號配置是指在硬件加速仿真過程中，根據仿真需求和硬件平臺的特點，對仿真環境中的信號進行定義、分配和管理的過程。硬件加速仿真之信號獲取是指在硬件加速仿真環境中，從仿真模型或硬件平臺中捕獲、提取或讀取信號數據的過程。
2、用戶對相關信號端口發起配置通常是在fpga板子上調節撥碼開關進行固件選擇以配置不同時鐘、下載不同比特的硬件操作；獲取信號通常使用xilinx提供的硬件調試ip核ila(integrated?logicanalyzer)邏輯分析儀，抓取fpga內部數字信號。
3、信號配置需要將內含多個套件的sd卡插入開發者套件的sd插槽，使用前根據要求以及需求調節撥碼開關，預先固定配置套件并按照需求人為調節配置時硬件仿真與調試效率較低；信號獲取時插入ip核數據占用ram資源且影響布局布線結果，此方式有利于調試的同時也很大程度上拉低了仿真速度。
技術實現思路
1、為了更快地在軟硬件之間傳輸數據，提高硬件仿真速度，本申請提供一種接口配置與獲取的解決方法、裝置、設備及存儲介質。
2、第一方面，本申請提供一種接口配置與獲取的解決方法、裝置、設備及存儲介質，采用如下的技術方案：所述方法基于hypersemu系統和包含仿真代碼模版和封裝函數夾的testbench，所述方法
3、調取hypersemu系統中hscompile的安裝數據，根據所述hscompile的安裝數據創建hscompile工程；
4、當接收到設計代碼時，在所述設計代碼中例化并連接gpio?tvm；
5、在所述hscompile工程中編譯所述gpio?tvm和所述設計代碼，生成比特流文件；
6、當接收到測試激勵時，調取testbench中的仿真代碼模版和封裝函數夾，根據所述仿真代碼模版、封裝函數夾和所述gpio?tvm生成目標仿真代碼；
7、調取hypersemu系統中hsrun的安裝數據，根據所述hsrun的安裝數據創建hsrun工程，根據所述目標仿真代碼利用所述hsrun工程得到可執行文件；
8、將所述比特流文件下載到fpga上，在所述fpga上執行所述可執行文件得到所述測試激勵對應的仿真數據。
9、通過上述技術方案，例化并連接gpio?tvm，系統可以更好地調試信號數據，調試效率提高，仿真效率也得到提高，通過封裝函數和tvm的結合使用獲取信號數據，避免了ip核數據占用ram資源，提高了仿真效率。
10、在一個具體的可實施方案中，所述在所述設計代碼中例化并連接gpio?tvm包括：
11、當接受到數據位寬的設定時，根據數據位寬設置tvm參數；
12、根據所述tvm參數在所述設計代碼需要配置數據或收集數據處例化并連接gpiotvm，所述gpiotvm包括用于實現接口配置的gpio_master?tvm和用于實現接口獲取的gpio_slave?tvm。
13、通過上述技術方案，設置tvm參數例化連接gpiotvm可以在接口配置和獲取時獲得數據位寬固定的數據，減少數據過于龐大造成的傳輸不便，提高了接口配置和獲取的效率。
14、所述hscompile工程內配置有連接tvm所需的stream?transactor，所述在所述hscompile工程中編譯所述gpio?tvm和所述設計代碼，生成比特流文件包括：
15、通過所述stream?transactor連接所述gpio?tvm和所述hscompile工程；
16、將所述設計代碼通過所述gpio?tvm添加到所述hscompile工程中；
17、在所述hscompile工程中編譯所述gpio?tvm和所述設計代碼生成文件夾，所述文件夾包括比特流文件和系統配置文件。
18、通過上述技術方案，通過hscompile工程內置的stream?transactor將gpio?tvm與hscompile工程連接；通過gpio?tvm將設計代碼與hscompile工程，先將編譯所需的gpiotvm和設計代碼添加到hscompile工程中，通過tvm傳輸代碼提高了傳輸效率，整體仿真過程速度提高。
19、在一個具體的可實施方案中，所述根據所述仿真代碼模版、封裝函數夾和所述gpio?tvm生成目標仿真代碼包括：
20、在所述封裝函數夾中選擇與所述測試激勵對應的目標封裝函數；
21、在所述gpio?tvm中選擇與所述測試激勵對應的目標gpiotvm；
22、根據所述目標封裝函數和所述目標gpio?tvm修改仿真代碼模版得到目標仿真代碼。
23、通過上述技術方案，選擇測試激勵對應的封裝函數和gpio?tvm，在仿真代碼模版修改這兩個信息得到目標仿真代碼，使得testbench仿真能夠按預期進行。
24、在一個具體的可實施方案中，所述根據所述目標仿真代碼利用所述hsrun工程得到可執行文件包括：
25、在所述hsrun工程中利用所述系統配置文件生成用戶使用模板，所述用戶使用模板包括底層模版文件；
26、編譯所述底層模版文件和所述目標仿真代碼生成可執行文件。
27、通過上述技術方案，在hypersemu系統中生成可執行文件還需要底層模版文件，使得可執行文件可以在hypersemu系統中運行。
28、在一個具體的可實施方案中，在所述在所述fpga上執行所述可執行文件得到所述測試激勵對應的仿真數據時，還包括：
29、判斷是否接收到分析所述仿真數據的指令；
30、若接收到分析所述仿真數據的指令，打開所述testbench，分析所述測試激勵的仿真數據。
31、通過上述技術方案，不需要監控仿真的時候上位機testbench進行關閉，加快仿真速度，提高調試效率，需要監控的時候上位機testbench進行開啟。
32、在一個具體的可實施方案中，所述分析所述測試激勵的仿真數據包括：
33、將所述測試激勵的仿真數據通過所述gpio?tvm傳輸到所述testbench中并分析。
34、通過上述技術方案，通過接口gpio?tvm可以將更直接的數據變化監控供給到tb側從而可以用腳本進行收集比對、故障分析等自動化檢查，分析效率提高，分析結果更準確。
35、第二方面，本申請提供一種接口配置與獲取的解決裝置，采用如下技術方案：所述裝置包括：
36、hscompile工程創建模塊，用于調取hypersemu系統中hscompile的安裝數據，根據所述hscompile的安裝數據創建hscompile工程；
37、例化連接gpio本文檔來自技高網...
【技術保護點】
1.一種接口配置與獲取的解決方法，其特征在于，所述方法基于hyperSemu系統和包含仿真代碼模版和封裝函數夾的Testbench，所述方法包括：
2.根據權利要求1所述方法，其特征在于，所述在所述設計代碼中例化并連接GPIO?TVM包括：
3.根據權利要求1所述方法，其特征在于，所述hsCompile工程內配置有連接TVM所需的Stream?transactor，所述在所述hsCompile工程中編譯所述GPIO?TVM和所述設計代碼，生成比特流文件包括：
4.根據權利要求1所述方法，其特征在于，所述根據所述仿真代碼模版、封裝函數夾和所述GPIO?TVM生成目標仿真代碼包括：
5.根據權利要求3所述方法，其特征在于，所述根據所述目標仿真代碼利用所述hsRun工程得到可執行文件包括：
6.根據權利要求1所述方法，其特征在于，在所述FPGA上執行所述可執行文件得到所述測試激勵對應的仿真數據時，還包括：
7.根據權利要求6所述方法，其特征在于，所述分析所述測試激勵的仿真數據包括：
8.一種接口配置與獲
9.一種計算機設備，其特征在于，包括存儲器和處理器，所述存儲器上存儲有能夠被處理器加載并執行如權利要求1至7中任一種方法的計算機程序。
10.一種計算機可讀存儲介質，其特征在于，存儲有能夠被處理器加載并執行如權利要求1至7中任一種方法的計算機程序。
...【技術特征摘要】
1.一種接口配置與獲取的解決方法，其特征在于，所述方法基于hypersemu系統和包含仿真代碼模版和封裝函數夾的testbench，所述方法包括：
2.根據權利要求1所述方法，其特征在于，所述在所述設計代碼中例化并連接gpio?tvm包括：
3.根據權利要求1所述方法，其特征在于，所述hscompile工程內配置有連接tvm所需的stream?transactor，所述在所述hscompile工程中編譯所述gpio?tvm和所述設計代碼，生成比特流文件包括：
4.根據權利要求1所述方法，其特征在于，所述根據所述仿真代碼模版、封裝函數夾和所述gpio?tvm生成目標仿真代碼包括：
5.根據權利要求3所...
【專利技術屬性】
技術研發人員：紀宇航，周斌，
申請(專利權)人：無錫亞科鴻禹電子有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。