研磨劑組合物和制造半導體集成電路裝置的方法制造方法及圖紙

本發明專利技術提供一種化學機械研磨用研磨劑組合物，所述研磨劑組合物用于研磨半導體集成電路裝置的待研磨表面。所述研磨劑組合物包含：二氧化硅粒子，選自由過氧化氫、過硫酸銨和過硫酸鉀組成的組中的一種或多種氧化劑，由式（１）表示的化合物，支鏈淀粉，選自由硝酸、硫酸和羧酸組成的組中的一種或多種酸，和水，并且ｐＨ在１～５的范圍內。根據本發明專利技術，在半導體集成電路裝置的制造方法中，在待研磨表面的研磨中，能夠獲得具有埋設的金屬互連的絕緣層的平坦表面。另外，能夠獲得具有高度平坦化的多層結構的半導體集成電路裝置。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及化學機械研磨用研磨劑組合物和用于制造半導體集成 電路裝置的方法，所述研磨劑組合物用于半導體集成電路裝置的制造 方法。更具體地，本專利技術涉及化學機械研磨用研磨劑組合物和使用所 述研磨劑組合物制造半導體集成電路裝置的方法，所述研磨劑組合物 適合于形成埋設的金屬互連，其中例如銅金屬被用作互連材料并且鉭 基金屬被用作阻擋層材料。
技術介紹
隨著近來半導體集成電路裝置向著更高集成度和更高功能性的發 展，在半導體集成電路裝置制造工序中已經推進了用以實現精細化和 高密度的微加工技術。特別是，層間絕緣膜或埋設的金屬互連的平坦 化技術在多層互連形成工序中是重要的。作為互連材料，注意力集中在比電阻低并且耐電遷移性優異的銅 上。對于銅互連形成，使用包括下列操作的鑲嵌法在絕緣層上形成 溝槽如互連圖案，形成用于防止銅擴散的阻擋層，其后，通過濺射法 或電鍍法形成被埋入所述溝槽中的銅層，通過化學機械研磨法(CMP，下文稱為CMP)除去多余的銅層和阻擋層，直到露出除所述溝槽以外的絕緣層表面為止，并使所述表面平坦化，由此形成埋設的金屬互連。 作為阻擋層，使用包括鉭的鉭基金屬、鉭合金或鉭化合物如氮化鉭。在這樣的埋設的銅互連形成中，在除埋設的互連部分以外的部分，必須通過CMP除去由于除去多余的銅層而暴露的阻擋層。然而，阻擋 層與銅相比特別硬，使得在許多情況下未獲得充足的研磨速度。因此 已經提出了兩步研磨法，所述方法包括用于除去多余金屬互連層的第一研磨工序和用于除去多余阻擋層的第二研磨工序。將使用圖1說明通過CMP形成埋設的金屬互連的方法。在圖1中， 例舉了使用包括絕緣材料如二氧化硅的覆蓋層5的情況，但有時不使 用覆蓋層。同樣的內容也適用于這樣的情況。圖l(a)是顯示在研磨前狀態的剖視圖，其中首先在于襯底1上形 成的絕緣層2和覆蓋層5中形成用于形成埋設的互連6的溝槽，然后 按順序形成阻擋層3和金屬互連層4。圖l(b)是在進行了用于除去金屬 互連層4的多余部分的第一研磨工序后的剖視圖。在完成第一研磨工 序后，發生了在圖1(b)中由箭頭指示的稱為凹陷(dishing)7的金屬互連 減少或者在圖2中由箭頭8指示的稱為侵蝕8的絕緣層減少。凹陷7是指由于過度研磨金屬互連層而在互連部分中心產生的凹 痕，或者指凹進的量，如圖1(b)或圖2中的箭頭7所示。侵蝕是指與沒 有互連圖案的絕緣層部分(整體(global)部分)，互連寬度寬的部分或者互 連密度低的部分相比，在互連部分的互連寬度窄的部分或者互連密度 高的部分，通過研磨的快速推進進程產生的凹痕，這導致絕緣層2被 過度研磨至全局部分(global portion)，或者是指凹進的量，如圖2中 的箭頭8所示。順便提及，在圖2中，省略了阻擋層3。通過隨后進行的第二研磨工序，經由研磨除去不必要的阻擋層和 覆蓋層5，并除去在第一研磨工序中產生的凹陷和侵蝕，得到平坦的表 面，其中金屬互連層和絕緣層對準成同一平面，如圖l(d)的剖視圖所示。 順便提及，圖1中完全除去了覆蓋層5，但它并非必須被完全除去。圖l(c)是第二研磨工序過程中的剖視圖。除去了由于除去多余銅 層而暴露的阻擋層，但凹陷7殘留下來。當在完成第一研磨工序時的 凹陷小時，通過刮掉阻擋層和覆蓋層獲得金屬互連層和絕緣層對準成 同一平面的平坦表面。然而，第一研磨工序后的凹陷大于阻擋層的膜5厚，并且在第二研磨工序過程中還進行了埋設的金屬互連6的研磨。 因此，為了獲得平坦的表面，優選在研磨阻擋層和覆蓋層后進一步研 磨絕緣層。另外，在第二研磨工序中有時也產生侵蝕。在這種情況下， 優選進一步研磨絕緣層。用于上述第二研磨工序的研磨劑具有減少凹陷、侵蝕和劃痕的作 用，所述凹陷、侵蝕和劃痕導致互連電阻或電遷移上升，以致降低裝 置的可靠性。另外，優選上述研磨劑對金屬互連層、阻擋層和絕緣層 如二氧化硅或低介電常數膜具有相似的研磨速度，即"非選擇性"。用作阻擋層的鉭或鉭化合物與銅相比是化學穩定的、難以蝕刻和 高硬度的。因此它相對于銅層具有低研磨速度，并且難以獲得相等的 研磨速度。問題是當增加磨粒的硬度以提高研磨速度時，在銅互連上 產生劃痕而導致電失效等，并且當增加磨粒的濃度時，研磨劑的分散 穩定性下降，而可能導致隨時間的流逝發生沉降或膠凝。另外，例如在專利文獻1中描述，為了在第二研磨工序中抑制凹陷或侵蝕的發生并獲得所需的阻擋層金屬互連層絕緣層的研磨速 度比，向研磨劑組合物中添加了含有包括苯并三唑(下文稱為BTA)的三唑基化合物的保護膜形成劑。另外，在專利文獻2中描述了允許包含 支鏈淀粉(pullulan)的研磨劑組合物。然而，添加三唑基化合物保護膜 形成劑大大降低了銅研磨速度，導致需要長的研磨時間，這引起了增 加而不是降低凹陷或侵蝕的擔憂。此外，這種試劑被銅和銅合金強烈 吸附，從而難以除去它。因此，擔心對后續工序產生反作用。另外， 描述了這種研磨劑組合物對阻擋層和絕緣層的研磨速度是對銅膜的研 磨速度的約兩倍。專利文獻3描述了一種研磨劑組合物，其包括式(l)的化合物、作 為氧化劑的過氧化氫或過硫酸銨和作為酸的甘氨酸、蘋果酸、酒石酸 或丙胺酸，并且具有3.2 10的pH。然而，這種研磨劑組合物是用于研磨含有銅合金的金屬膜的第一研磨工序的研磨劑。另外，專利文獻4描述了一種研磨劑組合物，其包括作為研磨速 度調節劑的5-氨基-lH-四唑(HAT)和作為磨粒的二氧化硅粒子，并使用 硝酸調整至pH3 6.5。然而，專利文獻4的研磨劑組合物的銅膜/阻擋 層研磨速度比為約1/(40~50)，并且銅膜/絕緣層的研磨速度比為0.6 1.25。專利文獻1: PCT國際公布2003/036705號 專利文獻2: JP-A-2005-294798 專利文獻3: JP-A-2006-049790 專利文獻4: JP-A-2001-7706
技術實現思路
本專利技術要解決的問題本專利技術的目的是在半導體集成電路裝置的制造中，在用于形成埋 設的金屬互連的工序中，通過CMP實現絕緣層和嵌入其中的埋設的金 屬互連的平坦的待研磨表面。本專利技術的其它目的和優點將由下面的描 述變得顯而易見。解決問題的手段本專利技術的實施方案1提供一種用于制造半導體集成電路裝置的研磨劑組合物，所述研磨劑組合物包含二氧化硅粒子，選自由過氧化氫、過硫酸鉸和過硫酸鉀組成的組中的一種或多種氧化劑，由式(l)表示的化合物(式中W和W各自獨立地為氫原子、具有1至4個碳原子 的烷基、具有1至4個碳原子的烷氧基、羧酸基或氨基)，支鏈淀粉 (pullulan)，選自由硝酸、硫酸和羧酸組成的組中的一種或多種酸， 和水，并且該研磨劑組合物的pH在1 5的范圍內。<formula>formula see original document page 8</formula>使用本實施方案的研磨劑組合物使得可以在半導體集成電路裝置的制造工序中的埋設的金屬互連的制造工序的CMP中，高度平坦地研磨待研磨表面。由此，能夠獲得具有高度平坦化的多層結構的半導體集成電路裝置。另外，容易清洗在CMP后的待研磨表面，從而能夠抑制由于被吸附并殘留的研磨劑組合物成分而引起的對后續工序的反作用。本專利技術的實施方案2提供實施方案1的研磨劑組合物，其中基于上述研磨劑本文檔來自技高網...

【技術保護點】
一種用于制造半導體集成電路裝置的研磨劑組合物，其包含：　　　　二氧化硅粒子，　　　　選自由過氧化氫、過硫酸銨和過硫酸鉀組成的組中的一種或多種氧化劑，　　　　由式（１）表示的化合物，式中Ｒ↑［２］和Ｒ↑［３］各自獨立地為氫原子、具有１至４個碳原子的烷基、具有１至４個碳原子的烷氧基、羧酸基或氨基，　　　　支鏈淀粉，　　　　選自由硝酸、硫酸和羧酸組成的組中的一種或多種酸，和　　　　水，并且　　　　該研磨劑組合物的ｐＨ在１～５的范圍內，　　　　＊＊＊　　－－－（１）。

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：竹宮聰，伊藤啟一，
申請(專利權)人：旭硝子株式會社，
類型：發明
國別省市：JP[日本]