用來產生抖動時鐘信號的抖動產生器制造技術

本發明專利技術提供一種用來產生抖動時鐘信號的抖動產生器，其包括抖動控制信號產生器以及抖動時鐘產生器。該抖動控制信號產生器用來于不同時間點自多個候選數字代碼中選擇一個數字代碼，并分別輸出所選取的多個不同的數字代碼；而該抖動時鐘產生器耦接于該抖動控制信號產生器，用來產生該抖動時鐘信號，其中該抖動時鐘產生器分別依據該多個不同的數字代碼來動態調整該抖動時鐘信號。

【技術實現步驟摘要】

本專利技術涉及一種抖動產生器(jitter generator)，具體地，涉及一種可產生一抖 動時鐘信號以應用在芯片中的內建自測(built-in-self-test，BIST)的抖動產生器。
技術介紹
在數字通信系統中，接收機對于定時抖動(timing jitter)的容忍能力是衡量整 個系統性能的一項重要參數，特別是在高速的通信系統。所謂時間抖動，指的是當數據或是 時鐘信號上升沿/下降沿應該出現的位置發生了偏移所導致(亦即相位偏移)，因而可能使 接收機的誤碼率(bit error rate, BER)上升。已知的解決方案通常通過接收機中的時鐘 和數據還原電路(clock anddata recovery，CDR)來降低抖動對于接收機的影響。因此，如何測試接收機的抖動容忍度(jitter tolerance) 一直是項重要的課題。 常見的測試架構利用一抖動產生器來產生一含有時間抖動的頻率信號，并將一串隨機的測 試數據位輸入至一 D型觸發器(D-type flip-flop)，而該D型觸發器通過該含有時間抖動 的頻率信號來觸發而運作；這樣，該D型觸發器便可輸出一串具有時間抖動的數據位。接著 再將此具有時間抖動的數據位串流輸入至接收機，將接收機的輸出與輸入的測試數據位串 流相比較來得知接收機的抖動容忍能力。然而，一個好的抖動產生器必須要能控制抖動的頻率以及抖動幅度的大小；其中， 抖動幅度指的是數據或時鐘信號相位偏移的大小，而抖動的頻率是指相位偏移發生的次 數。盡管目前市面上已有現成的測試儀器可以滿足此需求，然而此種測試儀器價格昂貴，亦 不利于批量測試。另一種替代方式則是利用信號產生器以及混頻器調變出帶有抖動的頻率 信號，此法成本較低。
技術實現思路
本專利技術的目的在于提供一種可用于芯片中的內建自測的抖動產生器，以節省批量 測試時的機器成本。本專利技術的一個實施例提供一種用來產生一抖動時鐘(jittered clock)信號的抖 動產生器(jitter generator)，其包括一抖動控制信號產生器以及一抖動時鐘產生器。該 抖動控制信號產生器用來于不同時間點自多個候選數字代碼中選擇一數字代碼，并分別輸 出所選取的多個不同的數字代碼；而該抖動時鐘產生器耦接于該抖動控制信號產生器，用 來產生該抖動時鐘信號，其中該抖動時鐘產生器分別依據該多個不同的數字代碼來動態調 整該抖動時鐘信號。本專利技術的另一實施例提供一種用來產生一抖動時鐘信號的抖動產生器，包括一抖 動控制信號產生器以及一抖動時鐘產生器。該抖動控制信號產生器用來產生一抖動控制信號；而該抖動時鐘產生器耦接于該抖動控制信號產生器，其包括一時鐘鎖定電路，用來依據 一時鐘輸入信號與一時鐘反饋信號執行一時鐘鎖定操作，以于第一節點產生該時鐘反饋信 號以及于第二節點產生該抖動時鐘信號。附圖說明圖1為本專利技術第一實施例的抖動產生器的功能框圖；圖2為圖1所示的抖動控制信號產生器所輸出的數字代碼的示意圖；圖3為圖1所示的抖動產生器所輸出的抖動時鐘信號的示意圖；圖4為圖1所示的多相位時鐘產生器所輸出的頻率相同但相位相異的多個時鐘輸 出信號的示意圖；圖5為本專利技術第二實施例的抖動產生器的功能框圖；圖6為本專利技術第三實施例的抖動產生器的功能框圖；圖7為圖6所示的相位內插延遲鎖定環的功能框圖；圖8為本專利技術第四實施例的抖動產生器的功能框圖；圖9為圖8所示的相位內插鎖相環的功能框圖；圖10為本專利技術第五實施例的抖動產生器的功能框圖；以及圖11為本專利技術第六實施例的抖動產生器的功能框圖。具體實施例方式請參考圖1，圖1所示為本專利技術第一實施例的抖動產生器10的功能框圖。抖動產 生器10包括抖動時鐘產生器100以及抖動控制信號產生器110，而抖動時鐘產生器100則 包括一多相位時鐘產生器102以及一相位選擇器104。抖動控制信號產生器110用來于不 同時間點自多組候選數字代碼中選擇至少一組數字代碼，并分別輸出所選取的多個不同的 數字代碼，在本實施例中，抖動控制信號產生器Iio通過一直接數字頻率合成器(direct digital frequencysynthesizer，DDFS)112來加以實現。直接數字頻率合成器112為一種 用來產生數字化的任意波形的組件，其操作原理已為熟知該技術者所知，故相關細節在此 不再贅述。依據抖動頻率控制信號Jfrai以及抖動幅度控制信號Jamp可控制直接數字頻率 合成器112依序產生所需的數字波形信號，以此數字波形信號作為數字代碼SEL(如圖2所 示)。抖動時鐘產生器100用來產生抖動時鐘信號J。ut，并依據數字代碼SEL來動態調整抖 動時鐘信號J。ut (如圖3所示)。在本實施例中，抖動時鐘產生器100由多相位時鐘產生器 102以及相位選擇器104所組成；其中，多相位時鐘產生器102根據時鐘輸入信號CLKin以 產生多個候選時鐘輸出信號CLK。ut(n)，其中該多個時鐘輸出信號CLK。ut(n)為頻率相同但相位 相異的時鐘信號(在本實施例中，η = 0 3，亦即可產生四個不同相位的時鐘信號，如圖 4所示)。本實施例中，多相位時鐘產生器102通過一多相位鎖相環(multi-phase phase locked loop, multi-phase PLL) 106來實現，請注意，此僅用來示范說明，并非用來作為本 專利技術的限制條件，亦即任何可產生頻率相同但相位相異的多個時鐘信號的電路均可被采用 以實現所要的多相位時鐘產生器102。相位選擇器104耦接至多相位時鐘產生器102以及 相位選擇控制信號產生器110，用來根據抖動控制信號產生器110所輸出的數字代碼SEL， 從η個候選時鐘輸出信號CLK。ut(n)中選擇一特定時鐘輸出信號以產生抖動時鐘信號J。ut。由于直接數字頻率合成器112在不同時間點會產生不同幅度的數字信號，亦即輸出不同的數字代碼SEL;如此一來，相位選擇器104在每個時間點所選的時鐘輸出信號的相位也不盡相 同，因此便會產生具有時間抖動的頻率信號J。ut (如圖3所示)。請參考圖5，圖5所示為本專利技術第二實施例的抖動產生器20的功能框圖。抖動產 生器20包括一抖動時鐘產生器200以及一抖動控制信號產生器210，其中抖動時鐘產生器 200包括一多相位時鐘產生器202以及一相位選擇器204，而抖動控制信號產生器210則包 括一直接數字頻率合成器212以及一譯碼器214。第5圖的電路架構大致與圖1相同，唯 一與圖1不同的地方在于第5圖當中的抖動控制信號產生器210多了一個譯碼器214 ；譯 碼器214用來對直接數字頻率合成器212輸出的數字波形信號進行譯碼以轉換成數字代碼 SEL。請注意，本專利技術的第一實施例以及第二實施例所公開的抖動控制信號產生器的實 施方式僅為范例說明，并非作為本專利技術的限制條件。因此，任何能夠根據抖動頻率控制信 號Jfrai以及抖動幅度控制信號Jamp而產生抖動控制信號產生的實施方式皆屬于本專利技術的范 圍。請參考圖6，圖6為本專利技術第三實施例的抖動產生器30的功能框圖。抖動產生 器30包括一個用來產生抖動控制信號Jetl的抖動控制信號產生器320以及一個用來依據 抖動控制信號J。tl以產生抖動時鐘信號J。ut的抖動時鐘產生器300。本實施例中，抖動控 制信號產本文檔來自技高網...

【技術保護點】
一種用來產生抖動時鐘信號的抖動產生器，包括：　　抖動控制信號產生器，用來產生抖動控制信號；以及　　抖動時鐘產生器，耦接于該抖動控制信號產生器，包括時鐘鎖定電路，用來依據時鐘輸入信號與時鐘反饋信號執行時鐘鎖定操作，以于第一節點產生該時鐘反饋信號以及于第二節點產生該抖動時鐘信號。

【技術特征摘要】
1.一種用來產生抖動時鐘信號的抖動產生器，包括 抖動控制信號產生器，用來產生抖動控制信號；以及抖動時鐘產生器，耦接于該抖動控制信號產生器，包括時鐘鎖定電路，用來依據時鐘輸 入信號與時鐘反饋信號執行時鐘鎖定操作，以于第一節點產生該時鐘反饋信號以及于第二 節點產生該抖動時鐘信號。2.如權利要求1所述的抖動產生器，其中該時鐘鎖定電路為一延遲鎖定環。3.如權利要求2所述的抖動產生器，其中該延遲鎖定環包括相位比較器，用來依據該時鐘輸入信號與該時鐘反饋信號產生比較結果； 控制信號產生器，耦接于該相位比較器，用來依據該比較結果產生控制信號；以及 延遲電路，耦接于該相位比較器與該控制信號產生器，延遲該時鐘輸入信號以產生該 時鐘反饋信號，包括第一延遲模塊，用來依據第一延遲量控制信號于該第二節點產生該抖動時鐘信號；以及第二延遲模塊，耦接于該第一節點與該第二節點之間，用來依據第二延遲量控制信號 以于該第一節點產生該時鐘反饋信號，其中該相位調整電路依據該控制信號與該抖動控制 信號來分別產生該第一、第二延遲量控制信號。4.如權利要求3所述的抖動產生器，其中該相位比較器將該控制信號加上該抖動控制 信號來產生該第一、第二延遲量控制信號中的一個，以及將該控制信號減去該抖動控制信 號來產生該第一、第二延遲量控制信號中的另一個。5.如權利要求1所述的抖動產生器，其中該時鐘鎖定電路為一鎖相環。6.如權利要求5所述的...

【專利技術屬性】
技術研發人員：曾子建，
申請(專利權)人：瑞昱半導體股份有限公司，
類型：發明
國別省市：71[中國|臺灣]