集成電路下層硬件映射方法、數據控制流生成方法及裝置制造方法及圖紙

本發明專利技術公開了一種集成電路下層硬件映射方法及裝置，通過對描述集成電路算方法的計算機語言程序進行分析，并將其映射為描述集成電路算法的數據控制流圖，再轉換為相應的算子時空圖，并對數據控制流圖進行時序約束，從而根據時序標注對算子時空圖進行聚類壓縮，再生成集成電路下層硬件電路邏輯描述，從而創造了一種從計算機語言到集成電路下層硬件電路邏輯描述的映射工具，標準化地實現了集成電路從Ｃ或ＭＡＴＬＡＢ等語言生成下層硬件的過程，實現起來方便快捷。本發明專利技術公開的數據控制流生成方法及裝置通過對計算機語言程序分析得到其相應的數據相關性、數據可并行性和相應控制信息等，從而生成相應的數據控制流圖，幫助硬件工程師進行硬件設計。

【技術實現步驟摘要】

本專利技術涉及集成電路設計領域，尤其是一種集成電路下層硬件映射方法、數據控 制流生成方法及裝置。
技術介紹
在集成電路領域，通常集成電路的設計速度滯后于集成電路制造工藝的發展速 度。尤其是集成電路的制造工藝進入納米級以后，集成電路的設計速度已遠遠落后于集成 電路制造工藝的發展速度。因此，對于集成電路設計領域來說，提高設計速度是當前最為迫 切的問題之一。如圖1所示，現有技術中，集成電路的設計通常包括兩部分第一部分是從 基于C語言或MATLAB語言的算法描述到RTL級的描述；第二部分是從RTL級描述到標準單 元ASIC結構或門陣列現(或其它S-ASIC結構)或FPGA結構的實現過程。其中第二部分 的實現目前已有比較成熟的工具支持，其實現過程基本滿足高效、快捷等要求。因此，提高 設計速度的關鍵點落在了第一部分的實現上，也就是從C語言或MATLAB語言等的算法描述 到RTL級的描述上，可以將這稱之為集成電路下層硬件的映射方法或者高層次綜合或者結 構級綜合。但由于第一部分的實現主要是由技術人員根據自身對C語言或MATLAB語言的理 解，人為地將其轉換為RTL級的描述。也就是說，第一部分的實現受到技術人員自身的經驗 和知識水平的影響，對于不同的技術人員來說，實現的時間存在較大的差異。對于第一部分 的實現方式，國外的一些公司已經展開了相應的研究并推了一些實現工具，比如Mentor的 Catapult C、AutoESL 的 AutoPilot、Fore Design System 的 Cynthesizer、UC San Diego 的SPARK等。
技術實現思路
本專利技術要解決的主要技術問題是，提供一種集成電路下層硬件映射方法和裝置， 能夠提高集成電路的設計速度。本專利技術還提供了一種數據控制流生成方法及裝置，包含數據相關性、數據可并行 性和相應控制信息的分析，能夠輔助硬件電路設計人員進行電路設計。為解決上述技術問題，本專利技術采用的技術方案如下—種集成電路下層硬件映射方法，包括步驟程序分析步驟，用于讀取描述集成電路算法的計算機語言程序，并從中識別出被 映射的執行對象和參數對象；數據控制流圖生成步驟，用于將識別出的執行對象和參數對象映射成描述集成電 路算法的數據控制流圖中的相應節點；算子時空圖生成步驟，用于根據數據控制流圖中的各節點所進行的功能處理從預 先建立的算子單元庫中獲取對應功能的至少一個算子單元，將數據控制流圖轉換成由算子 單元組成的算子時空時序約束步驟，用于根據用戶規格要求和目標集成電路工藝的要求確定出總時 序約束，對算子時空圖中的每個算子單元標注時間，對算子時空圖的每個層級進行時序約 束；時空圖壓縮步驟，用于根據時間標注對算子時空圖進行空間上的聚類壓縮，使得 總體算法執行時間最接近于總時序約束；下層硬件映射步驟，用于根據聚類壓縮后的算子時空圖生成集成電路下層硬件邏 輯描述。基于上述的方法，本專利技術還提供一種集成電路下層硬件映射裝置，包括程序分析模塊，用于讀取描述集成電路算法的計算機語言，并從中識別出被映射 的執行對象和參數對象；數據控制流圖生成模塊，用于將識別出的執行對象和參數對象映射成描述集成電 路算法的數據控制流圖中的相應節點；算子時空圖生成模塊，用于根據數據控制流圖中的各節點所進行的功能處理從預 先建立的算子單元庫中取出對應功能的至少一個算子單元，將數據控制流圖轉換成由算子 單元組成的算子時空圖；時序約束模塊，用于根據用戶規格需求和目標集成電路工藝的要求確定出總時 序約束，對算子時空圖中的每個算子單元標注時間，對算子時空圖的每個層級進行時序約 束；時空圖壓縮模塊，用于根據時間標注對時空圖進行空間上的聚類壓縮，并使之總 體算法執行時間最接近于總時序約束；下層硬件映射模塊，根據聚類壓縮后的時空圖生成集成電路下層硬件邏輯描述。本專利技術還提供一種數據控制流生成方法，包括步驟程序分析步驟，用于讀取描述集成電路算法的計算機語言程序，根據該種計算機 語言的規則從所述計算機語言程序中識別出被映射的執行對象和參數對象，所述執行對象 包括運算指令和/或控制指令，所述參數對象包括輸入數據、輸出數據、中間數據中的至少 一種；數據控制流圖生成步驟，用于將識別出的執行對象和參數對象映射成描述集成電 路算法的數據控制流圖中的相應節點。進一步地，在所述數據控制流圖生成步驟中，將所述運算表指令映射為處理框圖， 將所述控制指令映射為用于標識狀態、狀態轉移條件及狀態控制信號的控制流，將所述參 數對象映射為數據流上的存儲節點。其中，所述程序分析步驟包括根據該種計算機語言的規則從所述計算機語言程 序中查找出函數，對所述函數的輸入輸出和函數內的運算進行解析，識別出執行對象和參 數對象，在解析過程中，如果當前被解析的函數為包含下層函數的上層函數，則繼續對下層 函數進行解析。進一步地，所述控制指令為循環語句中的循環指令，所述循環語句包括靜態循環 語句和動態循環語句，則所述數據控制流圖生成步驟包括當循環語句為靜態循環語句時，根據循環次數將循環體展開，在循環體展開后帶 入參數對象得到新的運算表達式，將運算表達式中的運算指令映射為處理框圖，將運算表達式中的參數對象映射為數據流上的存儲節點；當循環語句為可變為靜態循環語句的動態循環語句時，根據調用的不同場合變動 態循環語句為靜態循環語句，將其展開得到新的運算表達式，將運算表達式中的循環指令 映射為處理框圖，將運算表達式中的參數對象映射為數據流上的存儲節點；當循環語句為單層動態循環語句時，將循環語句的內容映射為處理框圖，將循環 指令映射為狀態機；當循環語句為多層動態循環語句時，分別將外層循環語句和內層循環語句的內容 映射為第一處理框圖和第二處理框圖，將外層循環指令映射為第一狀態機，將內層循環指 令映射為第二狀態機，并且所述第二處理框圖和第二狀態機映射在所述第一處理框圖內； 或分別將外層循環語句和內層循環語句的內容映射為第一處理框圖和第二處理框圖，將循 環指令映射為狀態機，并且所述第二處理框圖映射在所述第一處理框圖內，且所述狀態機 的狀態數等于所述循環的循環次數加一。進一步地，所述控制指令為分支控制語句中的控制指令，所述數據控制流圖生成 步驟包括將所述分支控制指令映射為多路選擇器，分支控制語句的內容映射為多路選擇 器的輸入端處理框圖，分支控制語句的控制條件映射為多路選擇器的控制端處理框圖。進一步地，所述分支控制語句為嵌套分支控制語句，則將上層分支控制指令映射 為第一多路選擇器，所述上層分支控制語句的內容映射為所述第一多路選擇器的輸入端 處理框圖，所述上層分支控制語句的控制條件映射為所述第一多路選擇器的控制端處理框 圖；將下層分支控制指令映射為第二多路選擇器，所述下層分支控制語句的內容映射為所 述第二多路選擇器的輸入端處理框圖，所述下層分支控制語句的控制條件映射為所述第二 多路選擇器的控制端處理框圖，并且所述第一多路選擇器的輸出作為所述第二多路選擇器 的輸入。基于上述的方法，本專利技術還提供一種數據控制流生成裝置，包括程序分析模塊，用于讀取描述集成電路算法的計算機語言程序，根據該種計算機 語言的規則從所述計算機語言程序中識別出被映射的執行對象和參數對象，所述執行對象 包括運算指令和/或控制指令，所述參數對象包括輸入數本文檔來自技高網...

【技術保護點】
集成電路下層硬件映射方法，其特征在于包括：程序分析步驟，用于讀取描述集成電路算法的計算機語言程序，根據該計算機語言的規則從所述計算機語言程序中識別出被映射的執行對象和參數對象；數據控制流圖生成步驟，用于將識別出的執行對象和參數對象映射成描述集成電路算法的數據控制流圖中的相應節點；算子時空圖生成步驟，用于根據數據控制流圖中的各節點所進行的功能處理從預先建立的算子單元庫中取出對應功能的至少一個算子單元，將數據控制流圖轉換成由算子單元組成的算子時空圖；時序約束步驟，用于根據用戶規格需求和目標集成電路工藝的要求確定出總時序約束，對算子時空圖中的每個算子單元標注時間，對算子時空圖的每個層級進行時序約束；時空圖壓縮步驟，用于根據時間標注對時空圖進行空間上的聚類壓縮，并使之總體算法執行時間最接近于總時序約束；下層硬件映射步驟，根據聚類壓縮后的時空圖生成集成電路下層硬件邏輯描述。

【技術特征摘要】

【專利技術屬性】
技術研發人員：王新安，胡子一，安輝耀，王騰，謝崢，張興，周生明，趙秋奇，馬芝，孫亞春，
申請(專利權)人：北京大學深圳研究生院，
類型：發明
國別省市：94[中國|深圳]