純MOS結構高精度電壓基準源制造技術

本實用新型專利技術公開了一種純MOS結構高精度電壓基準源，包括電流產生電路、自偏置電路和BGR啟動電路；所述BGR啟動電路，用于啟動所述自偏置電路；所述電流產生電路，用于產生偏置電流；所述自偏置電路連接所述電流產生電路，用于產生基準電壓。本實用新型專利技術一種純MOS結構高精度電壓基準源，不包括三極管，只包括NMOS管、PMOS管和電阻，電路簡單，容易實現，無需利用CMOS工藝中的寄生三極管，也無需帶隙基準源要求的高增益運放，因而功耗低，占用面積小，并有兩種基準選擇。（*該技術在2021年保護過期，可自由使用*）

【技術實現步驟摘要】

純MOS結構高精度電壓基準源
本技術屬于模擬集成基準源電路
，具體涉及一種純MOS結構的高性能電壓基準源。
技術介紹
利用CMOS工藝中的寄生三極管來實現帶隙基準，存在面積過大，功耗較高等問題。從而更多工程師將研究利用純CMOS工藝技術來實現電壓或電流基準作為主要方向，并取得了一些成果。目前利用純CMOS器件實現電壓基準主要有三種一種是利用MOS器件亞閾值指數特性；一種是基于MOS器件的閾值電壓；另一種是基于MOS器件柵源電壓差的基準。第一種要求某些MOS器件工作在亞閾值區，對工藝和電路結構設計要求高，工藝角偏差也比較大；第二種需要在同一硅片上實現增強型和耗盡型MOS器件，對工藝同樣有特殊要求，隨工藝角偏差很大；第三種利用MOS器件的柵源電壓差來實現基準，對工藝沒有特殊要求，但是需要穩定的外圍偏置電路同時工藝角偏差仍然很大。第二種雖然需要相應工藝支持，但是利用耗盡型MOS器件來產生電壓基準會減少相應的啟動電路，同時電路簡單，并可實現較低電源電壓的電源基準。綜上所述，相對于傳統帶隙基準，純MOS結構的基準最大的缺陷在于其所依賴的工藝參數波動較大，因此對輸出電壓絕對值難以準確控制，需要相應的調節模塊來進行電壓值和溫度特性調節。.E. Vittoz and J. Fellrath, "CMOS analog integrated circuits based on weakinversion operation," IEEE Journal of Solid-State Circuits,vol. SC-12,no. 3, pp. 224-231, Jun. 1977. H. -J. Song and C. -K. Kim, "A temperature-stabilized SOI voltage referencebased on threshold voltage difference between enhancement and depletionNMOSFETs,，，IEEE Journal of Sol id-State Circuits, vol. 28, no. 6, pp. 671-667，Jun. 1993.. K. N. Leung and P. K. Mok, "A CMOS Voltage Reference Based on Weighted Δ VGS for CMOS Low-Dropout Linear Regulators, ” IEEE Journal of Solid-StateCircuits, vol. 38, no. 1, January 2003.
技術實現思路
本技術的目的在于提供了一種無需利用寄生三極管，就可以得到高電源噪聲抑制比，快速恢復，并可多路選擇的純MOS結構高精度電壓基準源。為了解決上述技術問題，本技術采用如下技術方案一種純MOS結構高精度電壓基準源，包括電流產生電路、自偏置電路和BGR啟動電路；所述BGR啟動電路，用于啟動所述所述電流產生電路或自偏置電路；所述電流產生電路，用于產生偏置電流；所述自偏置電路連接所述電流產生電路，用于產生基準電壓。所述自偏置電路由15個MOS管、電阻Rl和電阻R2組成；PMOS管M16、M3、M4的源極和電阻R2的一端連接直流電源VDD，電阻R2的另一端連接PMOS管M7的源極；PMOS管 M16的漏極和NMOS管Ml的漏極連接所述電流產生電路；NMOS管Ml的漏極、NMOS管M2的柵極、NMOS管M13的柵極、NMOS管Mll的柵極、NMOS管M14的柵極、NMOS管M12的柵極共接作為第一基準電壓輸出端；NMOS管Ml的源極連接NMOS管M2的漏極，NMOS管M2的源極接公共地端VSS ；PMOS管M3的漏極連接PMOS管M5的源極，PMOS管M5的漏極、NMOS管M8的漏極、NMOS管M8的柵極共接，NMOS管M8的源極與公共地端VSS之間設置一電阻Rl ；PMOS 管M4的漏極連接PMOS管M6的源極；PMOS管M6的漏極、NMOS管M9的漏極和NMOS管Mll 的漏極共接；NMOS管M9的源極、NMOS管Mll源極和NMOS管M13的漏極共接；NMOS管M13 的源極接公共地端VSS ；PMOS管M7的漏極、NMOS管MlO的漏極和NMOS管M12的漏極共接； NMOS管MlO的源極、NMOS管M12源極和NMOS管M14的漏極共接；NMOS管M14的源極接公共地端VSS ；PMOS管M16的柵極、PMOS管M3的柵極、PMOS管M4的柵極、PMOS管M6的漏極共接；PMOS管M5的柵極、PMOS管M6的柵極、PMOS管M7的柵極、PMOS管M7的漏極共接；匪OS 管Ml的柵極、NMOS管M8的柵極、NMOS管M9的柵極、NMOS管MlO的柵極共接作為第二基準電壓輸出端。所述電流產生電路為一個電壓控制電流源。所述電壓控制電流源為一個MOS管M15。所述MOS管M15為耗盡型NMOS管M15或耗盡型PMOS管M15。所述NMOS管M15的漏極連接所述PMOS管M16的漏極，所述NMOS管M15的源極連接所述NMOS管Ml的漏極，所述NMOS管M15的柵極連接所述NMOS管M15的源極、NMOS管 Ml的源極或公共地端VSS。所述BGR啟動電路由一個匪OS管Mstart構成；所述匪OS管Mstart的漏極連接直流電源VDD，NMOS管Mstart的源極連接NMOS管M15的漏極或NMOS管M2的柵極，NMOS 管Mstart的柵極連接所述PMOS管M16的柵極。所述MOS管Ml5的柵極電壓彡OV0所述PMOS管M16工作在線性區或飽和區。與現有技術相比，本技術具有以下優點本技術一種純MOS結構高精度電壓基準源，不包括三極管，只包括匪OS管、PMOS管和電阻，電路簡單，容易實現，無需利用 CMOS工藝中的寄生三極管，也無需帶隙基準源要求的高增益運放，因而功耗低，占用面積小，并有兩種基準選擇。附圖說明圖1為本技術一種純MOS結構高精度電壓基準源的電路結構圖；圖2為本技術一種純MOS結構高精度電壓基準源的應用電路；圖3為本技術的電壓偏置及電壓基準應用電路。具體實施方式本技術提出的電壓基準源整體電路如圖1所示，它由電流產生電路1、自偏置5電路2和BGR啟動電路3構成；其中電流產生電路1由耗盡型MOS管Ml5構成；自偏置電路2由MOS管Ml M14，M16和電阻R1，R2構成，其中Mil和M12是自偏置電路2的啟動器件；PMOS管M16、M3、M4的源極和電阻R2的一端連接直流電源VDD，電阻 R2的另一端連接PMOS管M7的源極；PMOS管M16的漏極連接所述NMOS管M15的漏極；NMOS 管M15的柵極、NMOS管M15的源極、NMOS管Ml的漏極、NMOS管M2的柵極、NMOS管M13的柵極、NMOS管Mll的柵極、NMOS管M14的柵極、NMOS管M12的柵極共接作為第一基準電壓輸出端vbjiinl ；NMOS管Ml的源極連接NMOS管M2的漏極，NMOS管M2的源極接公共地端VSS ； PMOS管M3的漏極連接PMOS管M5的源極，PMOS管本文檔來自技高網...

【技術保護點】
１．一種純ＭＯＳ結構高精度電壓基準源，其特征在于：包括電流產生電路（１）、自偏置電路（２）和ＢＧＲ啟動電路（３）；所述ＢＧＲ啟動電路（３），用于啟動所述電流產生電路（１）或自偏置電路（２）；所述電流產生電路（１），用于產生偏置電流；所述自偏置電路（２）連接所述電流產生電路（１），用于產生基準電壓。

【技術特征摘要】

【專利技術屬性】
技術研發人員：張啟東，
申請(專利權)人：山東華芯半導體有限公司，
類型：實用新型
國別省市：88