一種處理器體系結(jié)構(gòu)制造技術(shù)

一種可以從存儲(chǔ)器直接向運(yùn)算單元提供操作數(shù)，并將運(yùn)算單元執(zhí)行結(jié)果寫回存儲(chǔ)器的處理器體系結(jié)構(gòu)，沒有對(duì)操作數(shù)的裝載（ｌｏａｄ）、存儲(chǔ)（ｓｔｏｒｅ）指令，能提高程序運(yùn)行效率及程序代碼的密度。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)涉及處理器體系結(jié)構(gòu)領(lǐng)域。
技術(shù)介紹
現(xiàn)有的處理器體系結(jié)構(gòu)在執(zhí)行操作時(shí)通常先用專門的數(shù)據(jù)裝載指令將操作數(shù)從 存儲(chǔ)器中裝載(load)到寄存器中，再送到運(yùn)算單元執(zhí)行相應(yīng)操作；執(zhí)行完畢后，先將執(zhí)行 結(jié)果保存在寄存器中，再用專門的數(shù)據(jù)存儲(chǔ)指令將寄存器中的數(shù)據(jù)存儲(chǔ)(store)到存儲(chǔ)器 中。即便是支持操作數(shù)存儲(chǔ)器尋址的處理器，由于存儲(chǔ)器端口數(shù)目和帶寬的限制，無(wú)法同時(shí) 從存儲(chǔ)器直接取得運(yùn)算單元所需的全部操作數(shù)，而是先將一部分操作數(shù)從存儲(chǔ)器裝載到寄 存器中，再由存儲(chǔ)器和寄存器同時(shí)提供運(yùn)算單元所需的操作數(shù)。緩存(cache)的作用是將存儲(chǔ)器中的一部分內(nèi)容(即操作數(shù))復(fù)制在緩存中，使 這些內(nèi)容能在短時(shí)間內(nèi)由處理器快速存取，以保證流水線的持續(xù)運(yùn)行。然而，由于緩存是存 儲(chǔ)器的一部分鏡像，即便存在于緩存中的操作數(shù)，也必須先被全部或部分地裝載到寄存器 中后，才能被運(yùn)算單元使用，并沒有一種由緩存直接向運(yùn)算單元提供全部操作數(shù)并將執(zhí)行 結(jié)果直接寫回緩存的處理器體系結(jié)構(gòu)。根據(jù)統(tǒng)計(jì)，在傳統(tǒng)處理器的程序中，裝載指令和存儲(chǔ)指令占程序中指令總數(shù)30% 左右。由于裝載指令和存儲(chǔ)指令本身并不涉及算術(shù)邏輯運(yùn)算，因此這類指令的比重越大，處 理器運(yùn)算單元的利用率越低，處理器的運(yùn)算能力越無(wú)法得到充分的發(fā)揮。專門的裝載/存儲(chǔ)單元(load store unit)的提出在一定程度上實(shí)現(xiàn)了裝載/存 儲(chǔ)指令與算術(shù)邏輯運(yùn)算指令的并行執(zhí)行，提高了處理器運(yùn)算單元的利用率。然而裝載/存 儲(chǔ)指令涉及的操作數(shù)與之后使用這些操作數(shù)的運(yùn)算指令之間的數(shù)據(jù)相關(guān)性使得裝載/存 儲(chǔ)單元帶來(lái)的性能提升并不理想。此外，額外的裝載/存儲(chǔ)單元增加了處理器的復(fù)雜性。本專利技術(shù)公開了全新的處理器體系結(jié)構(gòu)，從根本上解決處理器的效率問題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)提出了一種基于直接支持運(yùn)算單元(Execution Unit)的零級(jí)存儲(chǔ)器新的 處理器體系結(jié)構(gòu)。所述處理器體系結(jié)構(gòu)與現(xiàn)有的傳統(tǒng)處理器體系結(jié)構(gòu)相比，有以下不同(1)沒有對(duì)操作數(shù)的裝載指令；(2)沒有對(duì)執(zhí)行結(jié)果的存儲(chǔ)指令；(3)用零級(jí)存儲(chǔ)器代替?zhèn)鹘y(tǒng)處理器體系結(jié)構(gòu)中的通用寄存器堆(RegisterFile)； 所述零級(jí)存儲(chǔ)器的端口數(shù)大于或等于三個(gè)。在傳統(tǒng)處理器體系結(jié)構(gòu)的存儲(chǔ)層次中，比一級(jí)緩存更低存儲(chǔ)層次的是通用寄存器 堆。本專利技術(shù)所述的零級(jí)存儲(chǔ)器在對(duì)運(yùn)算單元的運(yùn)算支持效果上相當(dāng)于通用寄存器堆，但本 質(zhì)上是存儲(chǔ)器，內(nèi)容是更低層次存儲(chǔ)器中一部分內(nèi)容的鏡像，由存儲(chǔ)機(jī)制自動(dòng)填充和替換， 不需要專門的指令進(jìn)行裝載和存儲(chǔ)。本專利技術(shù)所述的寄存器需要專門的裝載/存儲(chǔ)指令按寄存器號(hào)尋址進(jìn)行裝載或存儲(chǔ)數(shù)據(jù)，如寄存器堆和處理器狀態(tài)寄存器(processor status registers)；而本專利技術(shù)所述 存儲(chǔ)器是整個(gè)系統(tǒng)存儲(chǔ)器中一部分內(nèi)容的鏡像，由存儲(chǔ)地址尋址，所述存儲(chǔ)器中數(shù)據(jù)的填 充和替換按某種機(jī)制自動(dòng)進(jìn)行，不需要專門的指令明示(explicit)，如各級(jí)緩存和內(nèi)存。本專利技術(shù)所述的處理器體系結(jié)構(gòu)中的運(yùn)算單元能直接從存儲(chǔ)器取得操作數(shù)、并將執(zhí) 行結(jié)果寫回存儲(chǔ)器。此外，所述處理器體系結(jié)構(gòu)包含下列部分特征或全部特征(1)沒有寄存器堆；(2)沒有將操作數(shù)從存儲(chǔ)器裝載(load)到寄存器堆的指令；(3)沒有將執(zhí)行結(jié)果從寄存器堆存儲(chǔ)(store)到存儲(chǔ)器中的指令；(4)對(duì)存儲(chǔ)器的尋址方式包括立即數(shù)直接尋址、基地址加偏移量方式尋址。本專利技術(shù)所述的處理器體系結(jié)構(gòu)支持復(fù)數(shù)個(gè)流水線段同時(shí)對(duì)邏輯意義上的同一個(gè) 存儲(chǔ)器進(jìn)行取操作數(shù)或?qū)懟貓?zhí)行結(jié)果的訪問，可以是同時(shí)進(jìn)行單數(shù)個(gè)或復(fù)數(shù)個(gè)數(shù)據(jù)的讀取 和寫回。本專利技術(shù)所述處理器體系結(jié)構(gòu)中的指令格式可以只支持單數(shù)據(jù)尋址，也可以支持雙 數(shù)據(jù)尋址，還可以支持三數(shù)據(jù)尋址或更多數(shù)據(jù)尋址。所述數(shù)據(jù)尋址包括對(duì)運(yùn)算單元所需的 操作數(shù)的尋址和對(duì)運(yùn)算單元執(zhí)行結(jié)果的尋址。本專利技術(shù)所述處理器體系結(jié)構(gòu)中的尋址方式可以是通過(guò)指令碼中的立即數(shù)直接尋 址。本專利技術(shù)所述處理器體系結(jié)構(gòu)中的尋址方式也可以通過(guò)基地址加指令碼中的立即 數(shù)得到的地址尋址。基于本專利技術(shù)所述的處理器體系結(jié)構(gòu)構(gòu)成的處理器包含零級(jí)存儲(chǔ)器；所述零級(jí)存儲(chǔ) 器具有同時(shí)支持讀取至少兩個(gè)數(shù)據(jù)并寫回至少一個(gè)數(shù)據(jù)的功能，可以由一個(gè)單獨(dú)的多端口 存儲(chǔ)器構(gòu)成，也可以由復(fù)數(shù)個(gè)單端口或多端口存儲(chǔ)器構(gòu)成。本專利技術(shù)所述的零級(jí)存儲(chǔ)器中儲(chǔ)存的是處理器對(duì)應(yīng)的主存儲(chǔ)器中內(nèi)容的子集，即所 述零級(jí)存儲(chǔ)器是部分主存儲(chǔ)器的鏡像，具有同時(shí)進(jìn)行多個(gè)數(shù)據(jù)讀寫的功能，具體來(lái)說(shuō)，至少 能支持同時(shí)讀取兩個(gè)數(shù)據(jù)并寫入一個(gè)數(shù)據(jù)。所述零級(jí)存儲(chǔ)器的工作頻率應(yīng)適應(yīng)運(yùn)算單元工作頻率，指所述零級(jí)存儲(chǔ)器能以運(yùn) 算單元能達(dá)到的最高時(shí)鐘頻率不間斷地提供操作數(shù)并接收?qǐng)?zhí)行結(jié)果。舉例而言，若對(duì)應(yīng)所述體系結(jié)構(gòu)的指令中最多一次用到三個(gè)數(shù)據(jù)尋址，當(dāng)零級(jí)存 儲(chǔ)器支持在同一時(shí)鐘周期內(nèi)完成讀取兩個(gè)數(shù)據(jù)并寫入一個(gè)數(shù)據(jù)，那么所述零級(jí)存儲(chǔ)器的時(shí) 延應(yīng)當(dāng)小于或等于運(yùn)算單元的時(shí)延。若達(dá)不到所述的時(shí)延，則零級(jí)存儲(chǔ)器即為制約處理器 性能的瓶頸。當(dāng)本專利技術(shù)所述零級(jí)存儲(chǔ)器由復(fù)數(shù)個(gè)單端口或多端口存儲(chǔ)器構(gòu)成時(shí)，所述多端口存 儲(chǔ)器至少由一個(gè)具有單數(shù)個(gè)端口或復(fù)數(shù)個(gè)端口的第一存儲(chǔ)器和一個(gè)具有復(fù)數(shù)個(gè)端口的第 二存儲(chǔ)器構(gòu)成。當(dāng)本專利技術(shù)所述零級(jí)存儲(chǔ)器由復(fù)數(shù)個(gè)單端口或多端口存儲(chǔ)器構(gòu)成時(shí)，所述多端口存 儲(chǔ)器還可以包括一個(gè)具有單數(shù)個(gè)端口或復(fù)數(shù)個(gè)端口的第三存儲(chǔ)器，用于暫存第一存儲(chǔ)器的 輸出數(shù)據(jù)，以供運(yùn)算單元獲取操作數(shù)。本專利技術(shù)所述第一存儲(chǔ)器的端口越少，則第二存儲(chǔ)器的端口就越多以補(bǔ)償。根據(jù)本專利技術(shù)技術(shù)方案，以三端口零級(jí)存儲(chǔ)器為例，可以有以下幾種構(gòu)成情況的實(shí)施例。此外還可以有更多的構(gòu)成情況，均在本專利技術(shù)技術(shù)方案的范圍內(nèi)。(1)由一個(gè)具有三個(gè)端口的存儲(chǔ)器構(gòu)成，所述具有三個(gè)端口的存儲(chǔ)器可以同時(shí)支 持兩個(gè)讀數(shù)據(jù)操作和一個(gè)寫數(shù)據(jù)操作，以實(shí)現(xiàn)向運(yùn)算單元提供操作數(shù)并寫回執(zhí)行結(jié)果的功 能；(2)由一個(gè)具有兩個(gè)端口的第一存儲(chǔ)器和一個(gè)具有三個(gè)端口的第二存儲(chǔ)器構(gòu)成， 所述第一存儲(chǔ)器用于向運(yùn)算單元提供操作數(shù)，并接收從第二存儲(chǔ)器來(lái)的寫回?cái)?shù)據(jù)，所述第 二存儲(chǔ)器用于向運(yùn)算單元提供操作數(shù)并接收?qǐng)?zhí)行結(jié)果，以及將數(shù)據(jù)寫回第一存儲(chǔ)器；(3)由一個(gè)具有三個(gè)端口的第一存儲(chǔ)器和一個(gè)具有兩個(gè)端口的第二存儲(chǔ)器構(gòu)成， 所述第一存儲(chǔ)器用于向運(yùn)算單元及所述第二存儲(chǔ)器提供操作數(shù)并接收?qǐng)?zhí)行結(jié)果，所述第二 存儲(chǔ)器用于接收從所述第一存儲(chǔ)器來(lái)的操作數(shù)并向運(yùn)算單元提供操作數(shù)。本專利技術(shù)所述的第一存儲(chǔ)器或第二存儲(chǔ)器可以由復(fù)數(shù)個(gè)大小相同或不同的存儲(chǔ)器 構(gòu)成；當(dāng)所述第一存儲(chǔ)器由復(fù)數(shù)個(gè)不同大小的存儲(chǔ)器構(gòu)成時(shí)，較小的存儲(chǔ)器可以存有較大 的存儲(chǔ)器中的一部分?jǐn)?shù)據(jù)。當(dāng)本專利技術(shù)所述的第一存儲(chǔ)器或第二存儲(chǔ)器是由復(fù)數(shù)個(gè)存儲(chǔ)器構(gòu)成時(shí)，若要寫入數(shù) 據(jù)，則通過(guò)復(fù)數(shù)個(gè)所述存儲(chǔ)器的端口向相同地址寫入同樣的數(shù)據(jù)，若要讀出數(shù)據(jù)，則可以根 據(jù)地址的不同，通過(guò)復(fù)數(shù)個(gè)所述存儲(chǔ)器的端口讀出不同的復(fù)數(shù)個(gè)數(shù)據(jù)，或只通過(guò)復(fù)數(shù)個(gè)所 述存儲(chǔ)器中的一個(gè)的端口讀出數(shù)據(jù)。本專利技術(shù)所述的第二存儲(chǔ)器具有以下特征(1)用于存儲(chǔ)操作數(shù)及所述操作數(shù)對(duì)應(yīng)的地址信息；所述地址信息可以是地址 值，也可以是基地址值及偏移量；還可以是基指針寄存器號(hào)及偏移量；(2)所述用于存儲(chǔ)操作數(shù)的操作數(shù)存儲(chǔ)單元與用于存儲(chǔ)操作數(shù)地址的地址信息存 儲(chǔ)單元一一對(duì)應(yīng)；(3)具有讀、寫指針，可以按特定算法寫入或讀出操作數(shù)；(4)可以將單數(shù)個(gè)或本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
１．一種處理器體系結(jié)構(gòu)，其特征在于運(yùn)算單元直接從存儲(chǔ)器取得操作數(shù)、并將執(zhí)行結(jié)果寫回存儲(chǔ)器，此外還包含下列部分特征或全部特征：（１）沒有寄存器堆（Ｒｅｇｉｓｔｅｒ　Ｆｉｌｅ）；（２）沒有將操作數(shù)從存儲(chǔ)器裝載（ｌｏａｄ）到寄存器堆的指令；（３）沒有將執(zhí)行結(jié)果從寄存器堆存儲(chǔ)（ｓｔｏｒｅ）到存儲(chǔ)器中的指令；（４）對(duì)存儲(chǔ)器的尋址方式包括立即數(shù)直接尋址、基地址加偏移量方式尋址。

【技術(shù)特征摘要】

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：林正浩，任浩琪，
申請(qǐng)(專利權(quán))人：上海芯豪微電子有限公司，
類型：發(fā)明
國(guó)別省市：31[中國(guó)|上海]