支持存儲器內(nèi)的掃描功能制造技術(shù)

本發(fā)明專利技術(shù)涉及支持存儲器內(nèi)的掃描功能。公開了存儲器，包含：存儲數(shù)據(jù)的存儲陣列；和存取電路，用于傳輸數(shù)據(jù)到存儲陣列且從其傳輸數(shù)據(jù)。存取電路形成數(shù)據(jù)路徑以將數(shù)據(jù)輸入和輸出到該陣列。存取電路包含：鎖存器，其響應(yīng)于第一時鐘信號的第一相來鎖存；和另一鎖存器，其響應(yīng)于第二時鐘信號的第二相來鎖存，該另一鎖存器包含輸出鎖存器以從存儲陣列輸出數(shù)據(jù)，第一和第二時鐘信號互相同步。存儲器還包含復(fù)用器、掃描輸入和掃描使能輸入，復(fù)用器響應(yīng)于掃描使能輸入處的有效掃描使能信號形成掃描路徑，其包含連接在一起以形成主從觸發(fā)器的該鎖存器和另一鎖存器，使得當(dāng)掃描使能信號有效時掃描數(shù)據(jù)通過主從觸發(fā)器而不通過存儲陣列且由輸出鎖存器輸出。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)的領(lǐng)域涉及存儲器，尤其涉及能支持掃描功能的存儲器。
技術(shù)介紹
希望數(shù)據(jù)處理系統(tǒng)和數(shù)據(jù)存儲系統(tǒng)能夠支持掃描功能，所述掃描功能容許將測試 數(shù)據(jù)輸入系統(tǒng)的某些節(jié)點(diǎn)且將其從系統(tǒng)中掃描出來，從而實(shí)現(xiàn)系統(tǒng)的有效測試。為了能夠 在存儲器宏中支持掃描功能，全部的輸入鎖存器和輸出鎖存器必須能夠在掃描序列期間保 持掃描值。實(shí)施此的簡單方式將是把每一個輸入鎖存器或輸出鎖存器轉(zhuǎn)換成觸發(fā)器。然而， 此方式具有明顯增大用于存儲器的區(qū)域的缺點(diǎn)。測試存儲器宏的另一個問題與測試附接于存儲器宏的輸出的標(biāo)準(zhǔn)單元邏輯有關(guān)。 高效地測試此邏輯是困難的，因為對存儲器的直接寫入(write through)會耗費(fèi)許多測試 循環(huán)。測試時間是寶貴的，所以重要的是減少測試時間。增加復(fù)用器(multiplexer)來繞 過存儲器引入了全速度(at-speed)測試問題，且也會將額外邏輯增加到潛在的關(guān)鍵時序 區(qū)域中，其在正常操作中可能影響總體系統(tǒng)性能。圖Ia展示了根據(jù)現(xiàn)有技術(shù)的存儲器宏5，所述存儲器宏具有存儲陣列10、輸出鎖 存器20和輸入鎖存器30。該存儲器宏5具有數(shù)據(jù)輸入D，以便響應(yīng)于寫入請求將數(shù)據(jù)輸入 到輸入鎖存器30。然后，發(fā)送此數(shù)據(jù)到陣列邏輯10以便存儲，并且響應(yīng)于讀取請求，使用感 測電路40將此數(shù)據(jù)讀出到輸出鎖存器20。輸入鎖存器30由CLKB進(jìn)行時鐘控制(clock)， 而輸出鎖存器20由時鐘CLKA進(jìn)行時鐘控制。這些時鐘是互相同步的。除這些輸入鎖存器 和輸出鎖存器之外，存在用于輸入測試數(shù)據(jù)的附加的輸入鎖存器31和輸入鎖存器32，所述 測試數(shù)據(jù)能在測試序列期間存儲在所述陣列中。圖Ib展示根據(jù)現(xiàn)有技術(shù)的此類存儲器宏，所述存儲器宏已通過在存儲器輸出處 增加附加鎖存器22、復(fù)用器沈和掃描輸入門M而被轉(zhuǎn)換為支持掃描功能。該附加鎖存器 由與輸出鎖存器相同的時鐘CLKA來進(jìn)行時鐘控制，且與此鎖存器一起充當(dāng)觸發(fā)器。該附加 鎖存器22存在掃描輸入，且當(dāng)使用掃描使能信號SE來使能輸入門M時，掃描輸入被傳輸 到鎖存器22且通過這兩個鎖存器20、22來進(jìn)行時鐘控制且作為掃描數(shù)據(jù)輸出，這兩個鎖存 器經(jīng)由復(fù)用器沈連接在一起從而形成觸發(fā)器。在正常功能操作中，該輸入門M是關(guān)閉的， 且進(jìn)入陣列邏輯的數(shù)據(jù)以常規(guī)方式輸出。可以看出，以此方式提供掃描功能需要附加鎖存器22以及門控電路M和復(fù)用器 26。將希望制造能夠支持高效掃描功能的改進(jìn)存儲器。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)的第一方面提供存儲器，所述存儲器包含存儲陣列，用于存儲數(shù)據(jù)；和存 取電路，用于傳輸所述數(shù)據(jù)到所述存儲陣列及從所述存儲陣列傳輸所述數(shù)據(jù)，所述存取電 路形成用于將數(shù)據(jù)輸入及輸出到所述存儲陣列的數(shù)據(jù)路徑，所述存取電路包含鎖存器，其配置為響應(yīng)于第一時鐘信號的第一相來進(jìn)行鎖存，和另一鎖存器，其配置為響應(yīng)于第二時 鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存器包含輸出鎖存器，用于從所述存儲陣列輸出 所述數(shù)據(jù)，且所述第一時鐘信號和第二時鐘信號是互相同步的；所述存儲器進(jìn)一步包含 復(fù)用器、掃描輸入和掃描使能輸入，所述復(fù)用器響應(yīng)于所述掃描使能輸入處的有效掃描使 能信號以形成包含所述鎖存器和所述另一鎖存器的掃描路徑，所述鎖存器和所述另一鎖存 器連接在一起從而形成主從觸發(fā)器，以使得當(dāng)所述掃描使能信號有效時，所述掃描輸入處 輸入的掃描數(shù)據(jù)通過所述主從觸發(fā)器而不通過所述存儲陣列，且由所述輸出鎖存器輸出。本專利技術(shù)認(rèn)識到存儲器具有存取電路，所述存取電路提供用于將數(shù)據(jù)輸入及輸出 到存儲陣列的路徑，且該存取電路常常包含鎖存器，其響應(yīng)于時鐘信號的相反相，對鎖存器 進(jìn)行時鐘控制的這些時鐘信號互相同步。本專利技術(shù)進(jìn)一步認(rèn)識到為了提供掃描功能，需要在 掃描序列期間保持掃描值并且這能使用觸發(fā)器來完成。本專利技術(shù)認(rèn)識到通過引入由掃描使 能信號控制的復(fù)用器，存取電路中已存在的兩個鎖存器可以組合從而形成在掃描期間保持 所需值的觸發(fā)器。以這種方式，在掃描中能再次使用在存儲器中已存在的電路來保持掃描值，并且 因此能夠高效支持掃描功能的存儲器可通過增加僅僅極少的附加組件來制造。在一些實(shí)施例中，所述存儲器包含用于接收從所述存儲陣列讀取數(shù)據(jù)的讀取請求 的端口，所述端口包含感測放大器電路，其用于響應(yīng)于通過所述第一時鐘信號的所述第一 相觸發(fā)的感測信號來感測并鎖存所述存儲陣列的存儲單元中存儲的值，以及用于輸出所述 感測值的所述輸出端口 ；其中所述感測放大器包含所述鎖存器；且所述復(fù)用器配置為響應(yīng) 于所述掃描使能信號不是有效的而將所述掃描輸入與所述感測放大器分離，且配置為響應(yīng) 于所述掃描使能信號是有效的而將所述掃描輸入連接到所述感測放大器。本專利技術(shù)認(rèn)識到配置為在存儲器中接收讀取請求的端口包含感測放大器電路，其 感測并鎖存存儲單元中存儲的值。因此，利用一些附加組件，所述感測放大器電路可用作觸 發(fā)器的第一鎖存器，其中存儲器的輸出鎖存器用作觸發(fā)器中的第二鎖存器。當(dāng)掃描使能信 號有效時，復(fù)用器用以將掃描輸入連接到感測放大器，且當(dāng)掃描使能信號不是有效時，復(fù)用 器用以將掃描輸入與感測放大器分離。以這種方式，當(dāng)掃描功能不工作時感測放大器可以 操作從而以正常方式感測并鎖存存儲值但當(dāng)掃描功能工作時感測放大器可以擔(dān)當(dāng)觸發(fā)器 中的第一鎖存器。在一些實(shí)施例中，所述第一時鐘信號和第二時鐘信號包含相同的時鐘信號。在許多存儲器系統(tǒng)中，感測放大器和輸出鎖存器將由相同時鐘信號進(jìn)行時鐘控 制，并且因此，如果感測放大器和輸出鎖存器連接在一起，將作為觸發(fā)器來良好地起作用。 在其他實(shí)施例中，第二時鐘信號可能相對于第一時鐘信號延遲。然而，此類鎖存器也能成功 地組合從而形成觸發(fā)器，只要兩個時鐘信號是同步的。如果鎖存器不是同步的，那么被時鐘 控制的它們之間的時間差將變化，并且它們因此不能可靠地作為觸發(fā)器來操作。在一些實(shí)施例中，所述復(fù)用器包含至少一個開關(guān)，其布置為響應(yīng)于所述有效感測 信號的接收將所述掃描輸入與所述感測放大器電路分離。為避免掃描輸入處的數(shù)據(jù)涌過(flush through)輸出鎖存器，存在響應(yīng)于有效感 測信號的接收將掃描輸入與感測放大器分離的開關(guān)。應(yīng)注意，電路應(yīng)在其通往該開關(guān)的路 徑中具有輕微延遲，以便感測信號在其到達(dá)開關(guān)之前到達(dá)感測放大器電路，這使感測放大器電路能在掃描輸入與感測放大器電路分離之前被激發(fā)。因此，掃描輸入由感測放大器來 感測，但掃描輸入不能涌過輸出鎖存器。盡管開關(guān)可以許多方式來形成，但是在一些實(shí)施例中，其包含PMOS晶體管，所述 PMOS晶體管響應(yīng)于感測信號來開關(guān)。在一些實(shí)施例中，所述存儲單元包含具有位線和互補(bǔ)位線的位單元，所述感測放 大器配置為通過感測所述位線和所述互補(bǔ)位線來感測所述位單元中存儲的數(shù)據(jù)，且所述復(fù) 用器配置為響應(yīng)于所述掃描使能信號將所述掃描輸入和所述掃描輸入的互補(bǔ)值分別傳輸 到所述位線和互補(bǔ)位線。由位單元形成的存儲陣列常常與感測放大器一起形成，且因為這些包含鎖存器， 所以這些電路可通過本專利技術(shù)的實(shí)施例以方便方式被修改為支持掃描功能。在一些實(shí)施例中，所述端口包含讀取端口，且所述存儲器進(jìn)一步包含用于接收將 數(shù)據(jù)寫入所述存儲器的寫入請求的寫入端口。 在一些實(shí)施例中，所述寫入端口包含用于鎖存在所述寫入端口處接收的輸入數(shù)據(jù) 的輸入鎖存器，所述輸入鎖存器由與對所述輸出鎖存器進(jìn)行時鐘控制的所述第二時鐘信號本文檔來自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
一種存儲器，包含：存儲陣列，用于存儲數(shù)據(jù)；及存取電路，用于傳輸所述數(shù)據(jù)到所述存儲陣列及從所述存儲陣列傳輸所述數(shù)據(jù)，所述存取電路形成用于將數(shù)據(jù)輸入及輸出到所述存儲陣列的數(shù)據(jù)路徑，所述存取電路包含：鎖存器，其配置為響應(yīng)于第一時鐘信號的第一相來進(jìn)行鎖存；和另一鎖存器，其配置為響應(yīng)于第二時鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存器包含輸出鎖存器以用于從所述存儲陣列輸出所述數(shù)據(jù)，且所述第一時鐘信號和第二時鐘信號是互相同步的；所述存儲器進(jìn)一步包含：復(fù)用器、掃描輸入和掃描使能輸入，所述復(fù)用器響應(yīng)于所述掃描使能輸入處的有效掃描使能信號以形成包含連接在一起以形成主從觸發(fā)器的所述鎖存器和所述另一鎖存器的掃描路徑，以使得當(dāng)所述掃描使能信號有效時，所述掃描輸入處輸入的掃描數(shù)據(jù)通過所述主從觸發(fā)器而不通過所述存儲陣列，且由所述輸出鎖存器來輸出。

【技術(shù)特征摘要】
US 2009-9-18 12/5856261.一種存儲器，包含存儲陣列，用于存儲數(shù)據(jù)；及存取電路，用于傳輸所述數(shù)據(jù)到所述存儲陣列及從所述存儲陣列傳輸所述數(shù)據(jù)，所述 存取電路形成用于將數(shù)據(jù)輸入及輸出到所述存儲陣列的數(shù)據(jù)路徑，所述存取電路包含鎖 存器，其配置為響應(yīng)于第一時鐘信號的第一相來進(jìn)行鎖存；和另一鎖存器，其配置為響應(yīng)于 第二時鐘信號的第二相來進(jìn)行鎖存，所述另一鎖存器包含輸出鎖存器以用于從所述存儲陣 列輸出所述數(shù)據(jù)，且所述第一時鐘信號和第二時鐘信號是互相同步的；所述存儲器進(jìn)一步 包含復(fù)用器、掃描輸入和掃描使能輸入，所述復(fù)用器響應(yīng)于所述掃描使能輸入處的有效掃 描使能信號以形成包含連接在一起以形成主從觸發(fā)器的所述鎖存器和所述另一鎖存器的 掃描路徑，以使得當(dāng)所述掃描使能信號有效時，所述掃描輸入處輸入的掃描數(shù)據(jù)通過所述 主從觸發(fā)器而不通過所述存儲陣列，且由所述輸出鎖存器來輸出。2.根據(jù)權(quán)利要求1所述的存儲器，所述存儲器包含用于接收從所述存儲陣列讀取數(shù)據(jù) 的讀取請求的端口，所述端口包含感測放大器電路，其響應(yīng)于通過所述第一時鐘信號的所 述第一相觸發(fā)的感測信號來感測并鎖存所述存儲陣列的存儲單元中存儲的值，以及用于輸 出所述感測值的所述輸出端口 ；其中所述感測放大器包含所述鎖存器；及所述復(fù)用器配置為響應(yīng)于所述掃描使能信號不是有效的而將所述掃描輸入與所述感 測放大器分離，且響應(yīng)于所述掃描使能信號是有效的而將所述掃描輸入連接到所述感測放 大器。3.根據(jù)權(quán)利要求2所述的存儲器，其中所述第一時鐘信號和第二時鐘信號包含相同時鐘信號。4.根據(jù)權(quán)利要求2所述的存儲器，其中所述復(fù)用器包含至少一個開關(guān)，該開關(guān)布置為 響應(yīng)于所述有效感測信號的接收將所述掃描輸入與所述感測放大器電路分離。5.根據(jù)權(quán)利要求4所述的存儲器，其中所述至少一個開關(guān)包含pmos晶體管，其配置為 接收所述感測信號且布置在所述掃描輸入與所述感測放大器電路之間。6.根據(jù)權(quán)利要求2所述的存儲器，其中所述存儲單元包含具有位線和互補(bǔ)位線的位單 元，所述感測放大器配置為通過感測所述位線來感測所述位單元中存儲的數(shù)據(jù)，且所述復(fù) 用器配置為響應(yīng)于所述掃描使能信號將所述掃描輸入和所述掃描輸入的互補(bǔ)值分別傳輸 到所述位線和互補(bǔ)位線。7.根據(jù)權(quán)利要求2所述的存儲器，所述端口包含讀取端口，且所述存儲器進(jìn)一步包含 用于接收將數(shù)據(jù)寫入所述存儲器的寫入請求的寫入端口。8.根據(jù)權(quán)利要求7所述的存儲器，其中所述寫入端口包含用于鎖存在所述寫入端口處 接收的輸入數(shù)據(jù)的輸入鎖存器，所述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時鐘控制的 所述第二時鐘信號不同步的時鐘信號來進(jìn)行時鐘控制。9.根據(jù)權(quán)利要求2所述的存儲器，其中所述端口是配置為接收寫入請求和讀取請求二 者的端口，所述端口包含與所述端口關(guān)聯(lián)的用于響應(yīng)于寫入請求而鎖存輸入數(shù)據(jù)的輸入鎖 存器，所述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時鐘控制的所述時鐘同步的時鐘信號 來進(jìn)行時鐘控制。10.根據(jù)權(quán)利要求2所述的存儲器，所述存儲器包含至少一個其他端口，所述端口和所 述至少一個其他端口均包含配置為接收寫入請求和讀取請求二者的端口，所述端口中的每 一個端口包含與所述端口關(guān)聯(lián)的用于響應(yīng)于寫入請求而鎖存輸入數(shù)據(jù)的輸入鎖存器，以及 輸出鎖存器，所述輸入鎖存器是由與對所述輸出鎖存器進(jìn)行時鐘控制的所述時鐘同步的時 鐘來進(jìn)行時鐘控制。11.根據(jù)權(quán)利要求1所述的存儲器，其中所述存儲器包含用于接收寫入請求的端口，所 述端口包含用于響應(yīng)于所述時鐘周期的所述第一相而鎖存接收的數(shù)據(jù)值以便傳輸?shù)剿?存儲陣列的輸入鎖存器，所述輸入鎖存器包含所述鎖存器，且所述復(fù)用器配置為響應(yīng)于所 述掃描使能信號是有效的而將信號從所述輸入鎖存器路由到所述輸出鎖存器，且響應(yīng)于所 述掃描使能信號不是有效...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：YK鐘，G楊，PD霍克西，PS休斯，GR瓦戈納，
申請(專利權(quán))人：ARM有限公司，
類型：發(fā)明
國別省市：GB[英國]