基于ＦＰＧＡ的ＳＤＲＡＭ雙口圖像數據讀寫控制器制造技術

本實用新型專利技術基于ＦＰＧＡ的ＳＤＲＡＭ雙口圖像數據讀寫控制器，包括主控制器芯片ＦＰＧＡ、兩片ＳＤＲＡＭ芯片，通過主控制芯片ＦＰＧＡ對數據進行處理并對兩片ＳＤＲＡＭ進行控制，實現兩片ＳＤＲＡＭ以乒乓方式工作，一個用于接收新的數據，另一個用于處理和轉發，處理完一幀后交替緩沖區，之前用于接受的ＳＤＲＡＭ芯片用于處理和轉發，之前用于處理和轉發的ＳＤＲＡＭ芯片用于接收，從而有效解決了圖像處理過程中遇到采集、存儲、轉發圖像同時進行時由于采集部分和存儲轉發部分兩側的速度不同步而導致的沖突。（*該技術在2020年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種數據讀寫控制器，尤其涉及一種基于FPGA的SDRAM雙口圖像 數據讀寫控制器。
技術介紹
紙幣清分機是采用機電一體化結構，可同時實現人民幣紙幣的點鈔、計數，識別真 假、殘破、新舊及對不同幾何尺寸、不同版別的人民幣紙幣的清理分選歸類。紙幣清分機具 有速度快、噪音小、耗能少、重量輕等特點，克服了現有點鈔機的不足，減輕了金融部門出納 人員勞動強度，同時提高工作效率，是各金融部門可選的一種理想的金融機具。FPGA即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步 發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了 定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。FPGA也被應用到了紙幣 清分機的制造領域中，但目前紙幣清分機的圖像處理過程中常會遇到采集、存儲、轉發圖像 數據同時進行的情況，前端采集部分和存儲轉發部分兩側的速度不同步，這樣會造成數據 存儲和轉發的沖突，從而影響了紙幣清分的速度，使用雙口的SRAM能解決這一問題，但雙 口的SRAM價格過于昂貴。
技術實現思路
本技術的目的是提供一種基于FPGA的SDRAM雙口圖像數據讀寫控制器，它具 有的兩片SDRAM以乒乓方式工作，從而提高了紙幣清分機的清分速度。本技術的上述目的是通過以下技術方案實現的一種基于FPGA的SDRAM雙口圖像數據讀寫控制器，其中，包括主控制芯片FPGA、 SDRAM芯片，所述SDRAM芯片有兩片；所述主控制芯片FPGA內包括仲裁器、輸入緩沖區、輸 出緩沖區；所述輸入緩沖區、輸出緩沖區、兩片SDRAM芯片分別與仲裁器連接。上述基于FPGA的SDRAM雙口圖像讀寫控制器，其中，所述主控制芯片FPGA內還包 括兩個SDRAM控制接口，所述兩片SDRAM芯片分別通過兩個SDRAM控制接口與仲裁器相連。上述基于FPGA的SDRAM雙口圖像讀寫控制器，其中，所述主控制芯片FPGA連接有 USB2. 0 芯片。上述基于FPGA的SDRAM雙口圖像讀寫控制器，其中，所述SDRAM芯片內置有數據 初始化模塊。上述基于FPGA的SDRAM雙口圖像讀寫控制器，其中，所述主控芯片FPGA中還包括 一多端口數據控制模塊，所述多端口數據控制模塊與所述仲裁器相連。由于采用了上述技術本技術基于FPGA的SDRAM雙口圖像數據讀寫控制器相 比于現有技術具有以下優點1.充分利用FPGA主控芯片的靈活性，使用兩片SDRAM以乒乓方式工作，在不使用 價格昂貴的SRAM的情況下解決了現有技術中FPGA主控芯片進行數據存儲和轉發的沖突，影響了清分的速度的問題。2.安裝有USB2. 0芯片，可將圖像數據傳輸到電腦，方便調試和使用。附圖說明圖1是本技術基于FPGA的SDRAM雙口圖像數據讀寫控制器的結構示意圖。具體實施方式以下結合附圖對本技術的具體實施方式做進一步的說明請參見圖1所示的一種基于FPGA的SDRAM雙口圖像數據讀寫控制器，其中，包括 主控制芯片FPGA1、SDRAM芯片5，所述SDRAM芯片5有兩片；所述主控制芯片FPGAl內包 括仲裁器2、輸入緩沖區4、輸出緩沖區3 ；所述輸入緩沖區4、輸出緩沖區3、兩片SDRAM芯 片5分別與仲裁器2連接，其中將FPGA作為主控制器，并在其中置有輸入緩沖區4和輸出 緩沖區3，輸出緩沖區3接收外部設備慢速數據流，經處理后寫入到SDRAM芯片5，后者讀取 SDRAM芯片5中數據，為外圍高速設備提供高速數據流。高速數據流按自定義數據包間續發 送，在此間隔中執行慢速數據寫入SDRAM芯片5和自動刷新SDRAM芯片5其內部數據的操 作。兩片SDRAM芯片5以乒乓方式工作，一個用于接收新的數據、一個用于處理和轉 發，處理完一幀后交替緩沖區，之前接受的SDRAM芯片5用于處理和轉發，之前用于處理和 轉發的用于接收。主控制芯片FPGAl內還包括兩個SDRAM控制接口 8，所述兩片SDRAM芯片5分別通 過兩個SDRAM控制接口 8與仲裁器2相連，兩個SDRAM控制接口 8的加入使得使用時兩片 SDRAM芯片5可拆卸，出現故障后方便更換。主控制芯片FPGAl連接有USB2. 0芯片，可通過USB2. 0芯片與計算機實現交流和 數據傳輸。SDRAM芯片5內置有數據初始化模塊，初始化模塊的加入使得SDRAM芯片5可進行 初始化操作。主控芯片FPGAl中還包括一多端口數據控制模塊9，其聯結至仲裁器，用于與外部 進行數據交換，多端口數據控制模塊的加入方便了主控芯片FPGAl與外界的信號傳輸，實 現信號的采集和控制。一種基于FPGA的SDRAM雙口圖像數據讀寫控制方法，其中，首先，所述仲裁器2將 多端口數據控制模塊9傳入的圖像數據存入輸入緩沖區4并判斷所述圖像數據為存入的奇 數幅圖像還是偶數幅圖像a.當判斷結果為奇數幅時，仲裁器將寫時序送入第一片SDRAMJf FPGA中輸入緩 沖區中的圖像數據送給第一片SDRAM存儲，并將讀時序送入第二片SDRAM，將第二片SDRAM 中的前一幅圖像數據通過仲裁總線送入輸出緩沖區；b.當判斷結果為偶數幅時，仲裁器將寫時序送入第二片SDRAMJf FPGA中輸入緩 沖區中的圖像數據送給第二片SDRAM存儲，并將讀時序送入第一片SDRAM，將第一片SDRAM 中的前一幅圖像數據通過仲裁總線送入輸出緩沖區；之后，進入輸出緩沖區的數據通過多端口數據控制模塊9為外圍設備提供數據流；數據流按FPGA內自定義的數據間續發送，在此間隔中執行多端口數據控制模塊傳入圖 像數據的寫入SDRAM和自動刷新SDRAM的操作。最后，完成當前圖像數據的操作后，輸入下一幅圖像數據，并將FPGA中的仲裁總線與兩片SDRAM的連接情況互換。輸出緩沖區的圖像數據以及仲裁器統計的時序通過顯示裝置顯示出來，通過顯示裝置顯示出來，方便機器的調試使用。圖像數據通過存儲裝置進行存儲，將圖像數據進行存儲使得遇到問題時可進行查閱。FPGA通電后，仲裁器對SDRAM內部的初始化模塊進行控制，以完成SDRAM的初始化操作。當圖像數據采集過來時，FPGA內部的仲裁器首先判斷當前圖像是奇數幅圖像還 是偶數幅圖像，奇數幅圖像就將寫時序送給第一片SDRAMJfFPGA中的輸入緩沖區中的圖 像數據送給第一片SDRAM存儲，并將讀時序送給第二片SDRAM，將第二片SDRAM中的前一幅 的圖像數據通過仲裁總線送入輸出緩沖區，之后將發送數據的時序和輸出緩沖區中數據給 USB2. 0芯片，由USB2. 0芯片將圖像數據傳輸到電腦中。之后下一幅圖像數據采集過來時， 又將FPGA與兩片SDRAM的鏈接情況對換，實現乒乓控制。綜上所述，本技術基于FPGA的SDRAM雙口圖像數據讀寫控制器通過使用FPGA 對兩片SDRAM芯片進行控制實現兩片SDRAM以乒乓方式工作，使得在高速的走鈔的時候不 會發生當前圖像數據還未處理完就被下一幅紙幣圖像覆蓋掉。從而實現紙幣清分機能在更 高速的入鈔速度下完成圖像的采集和識別。以上對本技術的具體實施例進行了詳細描述，但其只是作為范例，本實用新 型并不限制于以上描述的具體實施例。對于本領域技術人員而言，任何對本技術進行 的等同修改和替代也都本文檔來自技高網...

【技術保護點】
一種基于ＦＰＧＡ的ＳＤＲＡＭ雙口圖像數據讀寫控制器，其特征在于，包括主控制芯片ＦＰＧＡ、ＳＤＲＡＭ芯片，所述ＳＤＲＡＭ芯片有兩片；所述主控制芯片ＦＰＧＡ內包括仲裁器、輸入緩沖區、輸出緩沖區；所述輸入緩沖區、輸出緩沖區、兩片ＳＤＲＡＭ芯片分別與仲裁器連接。

【技術特征摘要】
一種基于FPGA的SDRAM雙口圖像數據讀寫控制器，其特征在于，包括主控制芯片FPGA、SDRAM芯片，所述SDRAM芯片有兩片；所述主控制芯片FPGA內包括仲裁器、輸入緩沖區、輸出緩沖區；所述輸入緩沖區、輸出緩沖區、兩片SDRAM芯片分別與仲裁器連接。2.如權利要求1所述的基于FPGA的SDRAM雙口圖像讀寫控制器，其特征在于，所述主 控制芯片FPGA內還包括兩個SDRAM控制接口，所述兩片SDRAM芯片分別通過兩個SDRAM控 制...

【專利技術屬性】
技術研發人員：陳崇軍，鄭淵博，
申請(專利權)人：上海古鰲電子機械有限公司，
類型：實用新型
國別省市：31[中國|上海]