去除間隙壁結(jié)構(gòu)的方法技術(shù)

本發(fā)明專利技術(shù)公開一種去除間隙壁結(jié)構(gòu)的方法，所述方法包括下列步驟：在半導體襯底上形成柵極；在所述柵極的側(cè)壁上依次形成偏移間隙壁層和間隙壁；進行離子注入，形成源極和漏極；在露出的源極、露出的漏極和柵極上形成金屬硅化物層；以及通入同向的、無選擇比的刻蝕氣體對所述偏移間隙壁層和所述間隙壁進行刻蝕。根據(jù)本發(fā)明專利技術(shù)的方法能有效去除ONON型間隙壁結(jié)構(gòu)，使相鄰柵極之間的間隙增大，從而提高了隨后沉積的介電層的填充能力。

【技術(shù)實現(xiàn)步驟摘要】

本專利技術(shù)涉及半導體制造工藝，特別涉及一種半導體器件間隙壁的制作方法。
技術(shù)介紹
在半導體器件微型化、高密度化、高速化、高可靠化和系統(tǒng)集成化等需求的推動下，半導體器件的最小特征關(guān)鍵尺寸也從最初的1毫米發(fā)展到現(xiàn)在的90納米或65納米，并且在未來的幾年內(nèi)會進入45納米及其以下結(jié)點的時代。隨著尺寸縮小，半導體制造方法也往往需要改進。在現(xiàn)有的MOS (Metal-oxide-semiconductor)器件的制造過程中，通常利用設(shè)置間隙壁的技術(shù)以幫助控制及定義摻雜劑注入MOS的源極區(qū)與漏極區(qū)。圖IA顯示現(xiàn)有的NMOS 半導體器件的剖視圖。現(xiàn)有的NMOS晶體管器件100通常包含半導體襯底。該半導體襯底含有硅層101，在硅層101中形成有源極102A以及與源極102A通過溝道區(qū)域103互相分割的漏極102B。通常，半導體NMOS晶體管器件100還有淺結(jié)源極延伸104A和淺結(jié)漏極延伸 104B。淺結(jié)源極延伸104A和淺結(jié)漏極延伸104B分別與源極102A和漏極102B相鄰。在溝道區(qū)域103上形成有柵氧化物層106，在柵氧化物層106上則形成有柵極107，其中柵極107 一般包含有多晶硅。柵氧化物層106將柵極107與溝道區(qū)域103隔離開。半導體NMOS晶體管器件100的溝道區(qū)域103為注入硼的P型摻雜區(qū)域。在柵極107的側(cè)壁上形成有間隙壁 108。在間隙壁108與柵極107的側(cè)壁之間為偏移間隙壁層(offset spacer) 1090半導體 NMOS晶體管器件100的裸露硅表面上形成有自對準金屬硅化物層105，所述裸露硅表面包括源極、漏極和柵極。目前，利用自對準金屬硅化物(self-aligned silicide)工藝來形成金屬硅化物，即在形成源極和漏極之后，利用濺射或沉積方法，形成一鈷(Co)、鈦(Ti)或鎳 (Ni)等金屬層覆蓋在源極、漏極和柵極結(jié)構(gòu)的上方，然后進行快速高溫處理使金屬與源極、 漏極和柵極結(jié)構(gòu)中的硅反應，形成金屬硅化物層105，來降低源極和漏極的薄層電阻(sheet resistance)。在現(xiàn)有的MOS制造技術(shù)中，往往在制造淺摻雜漏區(qū)(lightly dopeddrain, LDD) 時，使用間隙壁，以達到源極與漏極區(qū)與LDD區(qū)不同濃度的摻雜。接著，在已經(jīng)制造的間隙壁的襯底上形成介電層，用來隔離器件與之后形成的金屬互連層，并在介電層中形成接觸孔等。在65nm或更小尺寸的技術(shù)中，為了使相鄰柵極之間的間隙增大，以提高隨后沉積的介電層的填充能力，需要在沉積介電層之前移除間隙壁。由于該移除過程可能會損壞鄰近的結(jié)構(gòu)，例如，金屬硅化物層、柵極以及襯底，因此移除間隙壁在半導體制造工藝中是很關(guān)鍵的一步。圖IB是現(xiàn)有技術(shù)移除間隙壁工藝流程中器件的剖視圖。如圖IB所示，將間隙壁108去除，在柵極107的側(cè)壁上留下偏移間隙壁層109。在45nm技術(shù)中，偏移間隙壁層的材料通常是低溫氧化物(LTO)，而形成間隙壁層的步驟則包括先形成一層較薄的氧化物層，然后再形成一層主要的間隙壁材料層，該層的材料通常為氮化硅。此時，間隙壁結(jié)構(gòu)(偏移間隙壁層+間隙壁層)為氧化物-氧化物-氮化物型(LTO-Oxide-SiN，00N)，因此可以利用高選擇比的干法刻蝕，去除氮化硅層，而使刻蝕停止在氧化物層中。上述干法刻蝕所使用的刻蝕氣體例如是CH3F、氧氣和惰性氣體。然而，對于55nm技術(shù)來說，雖然間隙壁層結(jié)構(gòu)與45nm基本相同，但是偏移間隙壁層則不同于45nm技術(shù)。55nm技術(shù)的偏移間隙壁層包括先沉積的一層氧化物層，以及隨后沉積的一層氮化硅層。因此，間隙壁結(jié)構(gòu)為氧化物-氮化物-氧化物-氮化物型 (Oxide-SiN-Oxide-SiN, 0Ν0Ν)。這時，如果仍利用45nm技術(shù)中通常采用的高選擇比的刻蝕工藝，則刻蝕后會在柵極兩側(cè)留下孤立的墻，如圖2所示。選擇性刻蝕僅能去除氮化物，但不能去除氧化物，因此柵極202兩側(cè)會分別留下間隙壁層中的氧化層203和偏移間隙壁層中的氧化層204。因此，在55nm技術(shù)中急需一種能去除ONON型間隙壁結(jié)構(gòu)且使金屬硅化物層的損失最小的有效方法，從而使相鄰柵極之間的間隙增大，以提高隨后沉積的介電層的填充能力。
技術(shù)實現(xiàn)思路
在
技術(shù)實現(xiàn)思路
部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本專利技術(shù)的
技術(shù)實現(xiàn)思路
部分并不意味著要試圖限定出所要求保護的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護的技術(shù)方案的保護范圍。本專利技術(shù)提出一種，所述方法包括下列步驟在半導體襯底上形成柵極；在所述柵極的側(cè)壁上依次形成偏移間隙壁層和間隙壁；進行離子注入，形成源極和漏極；在露出的源極、露出的漏極和柵極上形成金屬硅化物層；以及通入同向的、無選擇比的刻蝕氣體對偏移間隙壁層和所述間隙壁進行刻蝕。根據(jù)本專利技術(shù)的一個方面，其特征在于，所述偏移間隙壁層包括氧化物層和氮化物層，所述間隙壁包括氧化物層和氮化物層。根據(jù)本專利技術(shù)的一個方面，其特征在于，所述刻蝕氣體包括CF4、CHF3、CH2F2、NF3中的至少一種以及O2。根據(jù)本專利技術(shù)的一個方面，其特征在于，所述刻蝕氣體包括CF4和02。根據(jù)本專利技術(shù)的一個方面，其特征在于，所述刻蝕氣體還包括惰性氣體。根據(jù)本專利技術(shù)的一個方面，其特征在于，所述惰性氣體為氦氣，其中所述氦氣的流速為 O-IOOsccm0根據(jù)本專利技術(shù)的一個方面，其特征在于，所述CF4的流速為50-500SCCm，所述A的流速為 0_50sccmo根據(jù)本專利技術(shù)的一個方面，其特征在于，所述甲烷的流速為120-200sCCm，所述氧氣的流速為25-35sccm。根據(jù)本專利技術(shù)的一個方面，其特征在于，所述甲烷與氧氣的流速比為2-10。根據(jù)本專利技術(shù)的一個方面，其特征在于，所述甲烷與氧氣的流速比為4-5。根據(jù)本專利技術(shù)的方法能有效去除ONON型間隙壁結(jié)構(gòu)且使金屬硅化物層的損失最小，使相鄰柵極之間的間隙增大，從而提高了隨后沉積的介電層的填充能力。附圖說明本專利技術(shù)的下列附圖在此作為本專利技術(shù)的一部分用于理解本專利技術(shù)。附圖中示出了本專利技術(shù)的實施例及其描述，用來解釋本專利技術(shù)的原理。在附圖中，圖IA是現(xiàn)有的NMOS半導體器件的剖視圖；圖IB是現(xiàn)有技術(shù)移除間隙壁工藝流程中器件的剖視圖；圖2是采用現(xiàn)有技術(shù)的方法對ONON型間隙壁刻蝕后的剖視圖；圖3A至圖3D示出根據(jù)本專利技術(shù)實施例去除間隙壁流程中各個步驟的剖視圖；圖4為采用本專利技術(shù)的方法去除間隙壁結(jié)構(gòu)后器件的TEM剖視圖；圖5是根據(jù)本專利技術(shù)實施例去除間隙壁的工藝流程圖。具體實施例方式在下文的描述中，給出了大量具體的細節(jié)以便提供對本專利技術(shù)更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本專利技術(shù)可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中，為了避免與本專利技術(shù)發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進行描述。為了徹底了解本專利技術(shù)，將在下列的描述中提出詳細的步驟，以便說明本專利技術(shù)是如何去除ONON型間隙壁結(jié)構(gòu)的。顯然，本專利技術(shù)的施行并不限定于半導體領(lǐng)域的技術(shù)人員所熟習的特殊細節(jié)。本專利技術(shù)的較佳實施例詳細描述如下，然而除了這些詳細描述外，本專利技術(shù)還可以具有其他實施方式。雖然下文以55nm技術(shù)的MOS晶體管為例來解釋本專利技術(shù)所述的方法，然而使用該方法去除間隙壁的工藝可應用于任何MOS晶體管及M0SEFT。圖3A至圖3D示出根據(jù)本專利技術(shù)實施本文檔來自技高網(wǎng)...

【技術(shù)保護點】
１．一種去除間隙壁結(jié)構(gòu)的方法，所述方法包括下列步驟：在半導體襯底上形成柵極；在所述柵極的側(cè)壁上依次形成偏移間隙壁層和間隙壁；進行離子注入，形成源極和漏極；在露出的源極、露出的漏極和柵極上形成金屬硅化物層；以及通入同向的、無選擇比的刻蝕氣體對所述偏移間隙壁層和所述間隙壁進行刻蝕。

【技術(shù)特征摘要】
1.一種去除間隙壁結(jié)構(gòu)的方法，所述方法包括下列步驟 在半導體襯底上形成柵極；在所述柵極的側(cè)壁上依次形成偏移間隙壁層和間隙壁； 進行離子注入，形成源極和漏極；在露出的源極、露出的漏極和柵極上形成金屬硅化物層；以及通入同向的、無選擇比的刻蝕氣體對所述偏移間隙壁層和所述間隙壁進行刻蝕。2.如權(quán)利要求1所述的方法，其特征在于，所述偏移間隙壁層包括氧化物層和氮化物層，所述間隙壁包括氧化物層和氮化物層。3.如權(quán)利要求1所述的方法，其特征在于，所述刻蝕氣體包括CF4、CHF3、CH2F2、NF3中的至少一種以及O2。4.如權(quán)利要求3所述的方法，其特征在于，所述刻蝕氣體包括C...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：孫武，趙林林，韓寶東，尹曉明，
申請(專利權(quán))人：中芯國際集成電路制造上海有限公司，
類型：發(fā)明
國別省市：31