電壓非線性電阻陶瓷組合物以及電子元件制造技術

本發明專利技術提供的電壓非線性電阻陶瓷組合物，相對于100摩爾的作為主成分的ZnO，含有作為輔助成分的，換算成各元素的，Co的氧化物超過0.05原子％，而不足30原子％，Sr的氧化物超過0.05原子％而不足20原子％，除Sc和Pm以外的稀土元素的氧化物超過0.01原子％而不足20原子％，Si的氧化物超過0.01原子％而不足10原子％，而不含Al，Ga和In。或電壓非線性電阻陶瓷組合物，相對于100摩爾的作為主成分的ZnO，含有作為輔助成分的，換算成各元素的，Co的氧化物超過0.05原子％而不足30原子％，Sr的氧化物超過0.05原子％而不足20原子％，除Sc和Pm以外的稀土類元素的氧化物超過0.01原子％而不足20原子％，Si的氧化物超過0.01原子％而不足10原子％，還含有鋯酸鈣，換算成CaZrO3，鋯酸鈣超過0.01原子％而不足10原子％。如果采用本發明專利技術，則能夠提供CV積低，能降低各種特性的偏差，而且可以抑制晶粒的生長的電壓非線性電阻陶瓷組合物。

【技術實現步驟摘要】

本專利技術涉及適用于例如疊層芯片式壓敏電阻(varister)的電壓非線性電阻層等的電壓非線性電阻陶瓷組合物，以及將該電壓非線性電阻陶瓷組合物用作電壓非線性電阻層的電子元件。
技術介紹
作為具有電壓非線性電阻層的電子元件的一個例子的壓敏電阻，可以被用來吸收或者去除例如靜電等外來的沖擊(電壓異常)或噪聲等，以保護電子設備等的IC電路。近年來，數字信號的高速化以及通信速度的高速化發展得越來越快。尤其是在高密度多層互連(HDMI)技術等速度非常高的信號線路上使用壓敏電阻時，如果壓敏電阻的電容量大，則由于該電容量使傳輸的信號衰減，傳送的信號變弱等，就會產生阻礙信號準確傳輸的問題。而且，由于電路驅動電壓的低電壓化也一直在發展，壓敏電壓(varister voltage)高時不能抑制沖擊或噪聲，存在不能保護電路的問題。因此，為了抑制低電壓驅動電路上的沖擊和噪聲，同時實現準確的信號傳輸，期望有電容量小，而且非線性電阻電壓也低的壓敏電阻，即電容量C與非線性電阻電壓V的乘積 (CV積)小的壓敏電阻。在日本特開2002-246207號公報中公開了以ZnO為主成分，以ft·、Co、Cr、Al等為副成分，以特定的比例含有Si及Ca+Sr的電壓非線性電阻。但是，在特開2002-246207號公報中并未記載該電壓非線性電阻的電容量，是否能減小CV積尚不明了。
技術實現思路
本專利技術的目的是提供CV積低，能降低各種性能的偏差，而且可以抑制晶粒生長的電壓非線性電阻陶瓷組合物，以及采用了該組合物的疊層芯片式壓敏電阻(varister)等電子元件。為了達到上述目的，本專利技術的第一種電壓非線性電阻陶瓷組合物，其特征在于，含有作為主成分的氧化鋅，相對于100摩爾的上述氧化鋅，含有作為輔助成分的，Co的氧化物，換算成Co，超過0. 05原子％而未滿30原子％、Sr的氧化物，換算成Sr，超過0. 05原子％而未滿 20 原子％、R 的氧化物(R 為選自由 Y、La、Ce、ft·、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、 Tm、Yb以及Lu構成的一群元素中選出的至少一種)，換算成R，超過0. 01原子％而未滿20 原子％、Si的氧化物，換算成Si，超過0.01原子％而未滿10原子％，不含Al、( 和h。如果采用本專利技術的第一種，上述特定組成以及含量，特別是含有Si的氧化物，而且不含有Al等，能使各種性能良好，同時還能減小這些性能的偏差，并且能抑制晶粒的生長。本專利技術的第二種的電壓非線性電阻陶瓷組合物，其特征在于，含有作為主成分的氧化鋅，相對于100摩爾的上述氧化鋅，含有作為輔助成分的Co的氧化物，換算成Co，超過0. 05原子％而未滿30原子％、Sr的氧化物，換算成Sr，超過0. 05原子％而未滿20原子％、 R 的氧化物，R 為選自由 Y、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb 以及 Lu 構成的一群元素中選擇出的至少一種，換算成R，超過0. 01原子％而未滿20原子％、Si的氧化物， 換算成Si，超過0. 01原子％而未滿10原子％、鋯酸鈣，換算成Ca&03，超過0. 01原子％而未滿10原子％。根據本專利技術的第一種，上述特定組成以及含量，特別是含有Si的氧化物以及鋯酸鈣，能使各種性能保持良好，同時還能抑制晶粒的生長，并且減少這些特性的偏差。本專利技術的電子元件具有上述任意一種專利技術所述的電壓非線性電阻陶瓷組合物構成的電壓非線性電阻層。作為本專利技術的電子元件并無特別限定，可以例舉出疊層芯片式壓敏電阻 (varister)、盤形壓敏電阻、壓敏電阻復合元件等。附圖說明圖1為本專利技術一個實施方式的疊層芯片式壓敏電阻的剖面圖。圖2為本專利技術的實施例和比較例的試樣的，燒成溫度與晶粒的平均顆粒直徑的關系曲線。圖3為本專利技術的實施例和比較例的試樣的，燒成溫度與非線性電阻電壓的C. V.值的關系曲線。圖4為本專利技術的實施例和比較例的試樣的，燒成溫度與非線性系數的C. V.值的關系曲線。圖5為本專利技術的實施例和比較例的試樣的，燒成溫度與電容量的C. V.值的關系曲線。圖6為本專利技術的實施例和比較例的試樣的，燒成溫度與CV積的C. V.值的關系曲線。圖7為本專利技術的參考例和比較例的試樣的，燒成溫度與晶粒的平均顆粒直徑的關系曲線。圖8為本專利技術的實施例、參考例和比較例的試樣的，燒成溫度與非線性電阻電壓的C. V.值的關系曲線。圖9為本專利技術的實施例、參考例和比較例的試樣的，燒成溫度與非線性系數的C. V.值的關系曲線。圖10 為本專利技術的實施例、參考例和比較例的試樣的，燒成溫度與電容量的C. V.值的關系曲線。 圖11為本專利技術的實施例、參考例和比較例的試樣的，燒成溫度與CV積的C. V.值的關系曲線。具體實施例方式下面根據附圖所示的實施方式說明本專利技術。(第一實施方式)(疊層芯片式壓敏電阻)如圖1所示，作為電子元件一個例子的疊層芯片式壓敏電阻2具有元件主體10，它由內電極層4、6、層間電壓非線性電阻層8和外側保護層8a疊層構成。在該元件主體10的兩端部形成有分別與配置在元件主體10內部的內部電極層4、6導通的一對外部端子電極12、14。元件主體10的形狀并無特別限制，通常采取長方體形狀。其尺寸大小也無特別限制，可以根據用途采用適當的尺寸，通常為長 (0. 6 5. 6mm) X 寬(0. 3 5. 0mm) X 厚(0. 3 1. 9mm)左右。內電極層4、6疊層在一起，其各端面露出于元件主體10兩個對置端部的表面。在元件主體10兩個端部形成的一對外部端子電極12、14分別與內部電極層4、6的露出的端面連接，構成回路。在元件主體10，在內部電極層4、6和層間電壓非線性電阻層8的疊層方向的兩個外側端部配置有外側保護層8a，保護元件主體10的內部。外側保護層8a的材料可以與層間電壓非線性電阻層8的材料相同，也可以不同。(內部電極層)內部電極層4、6中含有的導電材料并無特別限定，但是最好是采用由Pd或Ag-Pd合金構成的導電材料。合金中的Pd含量最好是95重量％以上。內部電極層4、6的厚度可以根據用途適當確定，通常為0. 5 5 μ m左右。(外部端子電極)外部端子電極12、14中含有的導電材料并無特別限定，通常采用由Ag或Ag-Pd合金構成的導電材料。外部端子電極12、14的厚度可以根據用途適當確定， 通常為10 50 μ m左右。(層間電壓非線性電阻層)層間電壓非線性電阻層8由本實施方式的電壓非線性電阻陶瓷組合物構成。該電壓非線性電阻陶瓷組合物含有作為主成分的氧化鋅，作為輔助成分的鈷氧化物、鍶氧化物、R氧化物、硅氧化物，而不含Al、( 和h。主成分氧化鋅(SiO)作為發現電壓-電流特性的優異的電壓非線性和耐沖擊容量大的物質發揮作用。鈷的氧化物作為作為受體(電子俘獲劑)起作用，作為維持電壓非線性的物質起作用。相對于100摩爾的氧化鋅，鈷的氧化物的含量，換算成Co，超過0. 05原子％而未滿 30原子％，優選0. 1 20原子％，更理想的是0. 1 10原子％。如果鈷的氧化物含量太少，則傾向于難以獲得壓敏電阻的性能，而含量太多的話， 則在壓敏電阻的電壓增大的同時，電壓非線性有降低的傾向。鍶的氧化物作為受體(電子俘獲劑)起作用，作為維持電壓非線本文檔來自技高網...

【技術保護點】
１．一種電壓非線性電阻陶瓷組合物，其特征在于，含有作為主成分的氧化鋅，相對于１００摩爾的所述氧化鋅，含有作為輔助成分的，Ｃｏ的氧化物，換算成Ｃｏ，超過０．０５原子％而未滿３０原子％，Ｓｒ的氧化物，換算成Ｓｒ，超過０．０５原子％，而未滿２０原子％，Ｒ的氧化物，換算成Ｒ，超過０．０１原子％而未滿２０原子％，其中Ｒ為選自由Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ以及Ｌｕ構成的一群元素中的至少一種，Ｓｉ的氧化物，換算成Ｓｉ，超過０．０１原子％而未滿１０原子％，不含有Ａｌ、Ｇａ和Ｉｎ。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：伊丹崇裕，上田要，
申請(專利權)人：TDK株式會社，
類型：發明
國別省市：JP