本發(fā)明專利技術(shù)公開了一種N型超結(jié)VDMOS中P型柱的形成方法，包括步驟：步驟一、在一N型硅襯底上形成N型漏區(qū)以及N型硅外延層，在N型外延層上刻蝕出V型槽或錐形孔；步驟二、生長一層犧牲氧化層，對V型槽或錐形孔進行高能量P型雜質(zhì)的注入，注入后N型外延層中的P型雜質(zhì)總量與N型雜質(zhì)總量相等；步驟三、對注入的P型雜質(zhì)進行高溫推進，形成P型柱；步驟四、去除犧牲氧化層，在V型槽或錐形孔中填滿氧化硅，表面進行研磨平整，接著形成N型超結(jié)VDMOS的源區(qū)、柵極以及源、漏和柵極的金屬接觸。本發(fā)明專利技術(shù)能夠降低工藝成本，并能實現(xiàn)器件的低導(dǎo)通電阻高耐壓特性，且工藝參數(shù)的可調(diào)節(jié)性強，適用范圍廣。
【技術(shù)實現(xiàn)步驟摘要】
本專利技術(shù)涉及一種半導(dǎo)體集成電路制造工藝，特別是涉及一種N型超結(jié)VDMOS中P 型柱的形成方法。
技術(shù)介紹
超結(jié)MOSFET中分布著交替排列的P型和N型半導(dǎo)體薄層，其電荷相互補償，所以 當(dāng)器件處于截止?fàn)顟B(tài)時，施加較低電壓即可使薄層耗盡，從而使P型區(qū)和N型漂移區(qū)在采用 較高摻雜濃度時候能實現(xiàn)高的擊穿電壓，同時獲得低導(dǎo)通電阻，突破了傳統(tǒng)功率MOSFET理 論極限。圖1為現(xiàn)有的N型超結(jié)VDMOS的結(jié)構(gòu)圖，包括了形成于N型襯底和漏上的N型外 延層，形成于所述N型外延層中的P型柱，以及形成于P型柱上方的P阱以及P阱中的源 區(qū)，所述P阱作為器件的背柵，在P阱和漏端之間的N型外延層作為器件的漂移區(qū)；一多晶 硅柵形成于所述背柵和漂移區(qū)上并通過一柵氧化層做隔離層。源區(qū)和P型柱通過一 P型重 摻雜區(qū)形成歐姆接觸并通過金屬接觸引出源極和背柵極；柵極和漏極直接通過一金屬接觸 引出。其中P型柱的實現(xiàn)方法主要有兩類，一種是邊生長N型外延層邊對P柱區(qū)域進行 注入，另一種是N型外延層生長結(jié)束后對P柱區(qū)域刻蝕深槽并生長P型外延層。但這兩種 方式的外延生長成本較高，工藝流程時間較長，且與耐壓性能和導(dǎo)通電阻相關(guān)的工藝參數(shù) 的可調(diào)節(jié)性差。
技術(shù)實現(xiàn)思路
本專利技術(shù)所要解決的技術(shù)問題是提供一種N型超結(jié)VDMOS中P型柱的形成方法，能 夠降低工藝成本，并能實現(xiàn)器件的低導(dǎo)通電阻高耐壓特性，且工藝參數(shù)的可調(diào)節(jié)性強，適用 范圍廣。為解決上述技術(shù)問題，本專利技術(shù)提供的N型超結(jié)VDMOS中P型柱的形成方法，包括如 下步驟步驟一、在一 N型襯底上形成N型漏區(qū)以及N型外延層，所述N型外延層的雜質(zhì)體 濃度為1E14 lE15cm_3;在所述N型外延層上采用各向異性刻蝕形成V型槽或錐形孔，開 口張角為15° 30°，開口寬度為2 5μπι，槽間距為ΙΟμπι，槽深度比外延層厚度淺0 IOum0所述V型槽或錐形孔的開口寬度、深度和間距根據(jù)不同需求進行調(diào)整。步驟二、生長一層厚度為500 A 1000Α犧牲氧化層；對所述V型槽或錐形孔進 行高能量P型雜質(zhì)的注入，所述高能量P型雜質(zhì)注入的雜質(zhì)為硼、注入能量為IOOOkeV 2000keV，劑量為1E12 lE13cm_2，注入后所述N型外延層中的P型雜質(zhì)總量與N型雜質(zhì)總 量相等。步驟三、對所述注入的P型雜質(zhì)進行高溫推進，形成所述P型柱，所述高溫推進的 溫度為1100 1200°C，時間為1 3小時，所述P型柱區(qū)的厚度為N型區(qū)厚度的幾分之一至一倍。步驟四、去除所述犧牲氧化層，在所述V型槽或錐形孔中填滿氧化硅，表面進行研 磨平整，接著形成所述N型超級VDMOS的源區(qū)、柵極以及源、漏和柵極的金屬接觸。本專利技術(shù)通過對P型柱深槽或孔區(qū)進行P型雜質(zhì)的注入和高溫推進來形成P型柱， N型外延可一次淀積完成，其雜質(zhì)體濃度可調(diào)，P型柱不需要成本較高的P型外延淀積工藝， 且P型雜質(zhì)的條件可根據(jù)應(yīng)用需求進行調(diào)節(jié)，工藝成本低，調(diào)節(jié)性好，適用范圍廣；能用于 低導(dǎo)通電阻高耐壓VDMOS的制造。附圖說明下面結(jié)合附圖和具體實施方式對本專利技術(shù)作進一步詳細的說明圖1為現(xiàn)有的N型超結(jié)VDMOS的結(jié)構(gòu)圖；圖2為本專利技術(shù)N型超結(jié)VDMOS中P型柱的形成方法流程圖；圖3-圖10為本專利技術(shù)的各步驟中N型超結(jié)VDMOS的結(jié)構(gòu)圖。具體實施例方式如圖2所示，本專利技術(shù)實施例提供的N型超結(jié)VDMOS中P型柱的形成方法，包括如下 步驟步驟一、如圖3所示，在體濃度為1E19 lE20cm_3的N型硅襯底上生長一層輕摻 雜的N型硅外延層，所述N型硅外延層的雜質(zhì)體濃度為1E14 lE15cm_3，外延層厚度由應(yīng) 用范圍決定，其中所述N型襯底用作為器件的漏區(qū)。如圖4所示，生長氧化硅掩膜層，光刻 定義出V型槽區(qū)域，并刻蝕形成以所述氧化硅為硬掩膜的V型槽區(qū)域。如圖5所示，以所述 氧化硅為硬掩膜刻蝕所述N型硅外延層，形成V型槽，其槽深、開口尺寸以及槽間距可根據(jù) 實際應(yīng)用調(diào)節(jié)，其范圍為開口張角為15° 30°，開口寬度為2 5μπι，槽間距為ΙΟμπι， 槽深度比外延層厚度淺0 10 μ m。步驟二、如圖6所示，生長一層厚度為500 A 1000人犧牲氧化層。如圖7所示， 對所述V型槽孔進行高能量P型雜質(zhì)的注入，所述高能量P型雜質(zhì)注入的雜質(zhì)為硼、注入能 量為IOOOkeV 2000keV，劑量為1E12 lE13cnT2，注入后所述N型外延層中的P型雜質(zhì)總 量與N型雜質(zhì)總量應(yīng)保持相等，視應(yīng)用和設(shè)計而定。步驟三、如圖8所示，對所述注入的P型雜質(zhì)進行高溫推進，形成所述P型柱，所述 高溫推進的溫度為1100 1200°C，時間為1 3小時，所述P型柱區(qū)的厚度為N型區(qū)厚度 的幾分之一至一倍，取決于P型區(qū)雜質(zhì)體濃度和N型外延層雜質(zhì)體濃度的差異，總量應(yīng)保持 相等。步驟四、如圖9所示，去除所述犧牲氧化層和氧化硅掩膜層，在所述V型槽中填滿 氧化硅，對表面進行研磨平整。如圖10所示，形成所述N型超級VDMOS的源區(qū)、柵極以及源、 漏和柵的金屬接觸。以上通過具體實施例對本專利技術(shù)進行了詳細的說明，但這些并非構(gòu)成對本專利技術(shù)的限 制。在不脫離本專利技術(shù)原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進，這些也應(yīng) 視為本專利技術(shù)的保護范圍。權(quán)利要求1.一種N型超結(jié)VDMOS中P型柱的形成方法，其特征在于，包括如下步驟步驟一、在一 N型硅襯底上形成N型漏區(qū)以及N型硅外延層，在所述N型外延層上刻蝕 出V型槽或錐形孔；步驟二、生長一層犧牲氧化層，對所述V型槽或錐形孔進行高能量P型雜質(zhì)的注入，注 入后所述N型外延層中的P型雜質(zhì)總量與N型雜質(zhì)總量相等；步驟三、對所述注入的P型雜質(zhì)進行高溫推進，形成所述P型柱；步驟四、去除所述犧牲氧化層，在所述V型槽或錐形孔中填滿氧化硅，表面進行研磨平 整，接著形成所述N型超結(jié)VDMOS的源區(qū)、柵極以及源、漏和柵極的金屬接觸。2.如權(quán)利要求1所述的N型超結(jié)VDMOS中P型柱的形成方法，其特征在于步驟一中 所述N型外延層的雜質(zhì)體濃度為1E14 lE15cnT3。3.如權(quán)利要求1所述的N型超結(jié)VDMOS中P型柱的形成方法，其特征在于步驟一中所 述V型槽或錐形孔采用各向異性刻蝕形成，開口張角為15° 30°，開口寬度為2 5μπι， 槽間距為10 μ m，槽深度比外延層厚度淺0 10 μ m。4.如權(quán)利要求1所述的N型超結(jié)VDMOS中P型柱的形成方法，其特征在于步驟二中 所述犧牲氧化層的厚度為500 A 1000A。5.如權(quán)利要求1所述的N型超結(jié)VDMOS中P型柱的形成方法，其特征在于步驟二 中所述高能量P型雜質(zhì)注入的雜質(zhì)為硼、注入能量為IOOOkeV 2000keV，劑量為1E12 lE13cnT2。6.如權(quán)利要求1所述的N型超結(jié)VDMOS中P型柱的形成方法，其特征在于步驟三中 所述高溫推進的溫度為1100 1200°C，時間為1 3小時。7.如權(quán)利要求1或5或6所述的N型超結(jié)VDMOS中P型柱的形成方法，其特征在于 所述P型柱區(qū)的厚度為N型區(qū)厚度的幾分之一至一倍。全文摘要本專利技術(shù)公開了一種N型超結(jié)VDMOS中P型柱的形成方法，包括步驟步驟一、在一N型硅襯底上形成N型漏區(qū)以及N型硅外延層，在N型外延層上刻蝕出V型槽或錐形孔；步驟二、生長一層犧牲氧化層，對V型槽或錐形孔進行高能量P型雜質(zhì)的注入，注入后N型外延層中的P型雜質(zhì)本文檔來自技高網(wǎng)...
【技術(shù)保護點】
１．一種Ｎ型超結(jié)ＶＤＭＯＳ中Ｐ型柱的形成方法，其特征在于，包括如下步驟：步驟一、在一Ｎ型硅襯底上形成Ｎ型漏區(qū)以及Ｎ型硅外延層，在所述Ｎ型外延層上刻蝕出Ｖ型槽或錐形孔；步驟二、生長一層犧牲氧化層，對所述Ｖ型槽或錐形孔進行高能量Ｐ型雜質(zhì)的注入，注入后所述Ｎ型外延層中的Ｐ型雜質(zhì)總量與Ｎ型雜質(zhì)總量相等；步驟三、對所述注入的Ｐ型雜質(zhì)進行高溫推進，形成所述Ｐ型柱；步驟四、去除所述犧牲氧化層，在所述Ｖ型槽或錐形孔中填滿氧化硅，表面進行研磨平整，接著形成所述Ｎ型超結(jié)ＶＤＭＯＳ的源區(qū)、柵極以及源、漏和柵極的金屬接觸。
【技術(shù)特征摘要】
【專利技術(shù)屬性】
技術(shù)研發(fā)人員：錢文生，韓峰，
申請(專利權(quán))人：上海華虹NEC電子有限公司，
類型：發(fā)明
國別省市：31
還沒有人留言評論。發(fā)表了對其他瀏覽者有用的留言會獲得科技券。