高壓隔離型LDNMOS及其制造方法技術

本發明專利技術公開了一種高壓隔離型LDNMOS，包括一深N阱、溝道區、源區、漏區以及多晶硅柵，在溝道區和漏區間形成有淺溝槽隔離，在淺溝槽隔離底部的深N阱中形成有一低壓P阱。溝道區和漏區間的深N阱和低壓P阱組成器件的漂移區。低壓P阱和深N阱形成一垂直方向的PN結，該PN結能使器件漏極端漂移區內的電場平坦化從而提高器件的擊穿特性，也能使器件的源漏導通電阻特性同時優化。本發明專利技術還公開了該高壓隔離型LDNMOS的制造方法。本發明專利技術并不需要新加光罩，而僅是對低壓P阱的版圖進行變動就能實現，能大大降低成本。

【技術實現步驟摘要】

本專利技術涉及半導體制集成電路領域，尤其是涉及一種高壓隔離型LDNM0S，本專利技術 還涉及該高壓隔離型LDMOS的制造方法。
技術介紹
如圖1所示是現有隔離型高壓LDNMOS(Isolated HV LDNM0S)工作線路示意圖。 由于應用需求，在器件開啟的狀態下，高壓LDNMOS的源和溝道會處于高電位狀態。為避免 高壓對襯底的影響，通常會采用N型阱將器件整個包起來，稱為隔離型LDNMOSdsolated LDNM0S)。如圖2和圖3所示，分別是現有高壓隔離型LDNMOS的平面結構圖和剖面圖。現有 高壓隔離型LDNMOS采用深N阱來隔離整個LDNMOS器件，在漏區附近也作為器件的漏極端 漂移區；高壓P阱作為P型溝道區，同時高壓P阱在多晶硅柵下方的區域形成器件的溝道； 低壓N阱作為深N阱的引出端；低壓P阱作為襯底的引出端，也稱之為隔離環。多晶硅柵與 漏極之間的淺溝槽隔離(STI)結構主要用來緩解多晶硅端的電場強度。在器件開啟的狀態 下，電流從器件的溝道到漏極途經STI的下方區域。如圖4所示，是現有高壓隔離型LDNMOS 電場在漏極端漂移區的分布圖。對于高壓器件，擊穿(breakdown)和源漏導通電阻(Rdson)是非常重要的兩個特 性。1、為提高器件的擊穿特性，深N阱的濃度要降低，深N阱于P型襯底的PN結深要 做足夠深，漏極和柵之間的STI寬度尺寸要大，以確保漏區和溝道區間的擊穿和P型溝道區 和P型襯底間的本體穿通條件同時滿足。作為40V的高壓LDNMOS器件，漏極端漂移區的電阻在整個器件的源漏導通電阻特 性中占主導地位。因此，為降低器件的源漏導通電阻特性，漏極端漂移區的摻雜濃度要提 高，STI的寬度要減小。因此，在提高高壓LDMOS器件的擊穿電壓和降低源漏導通電阻特性之間需要一個 權衡。兩者之間的理論關系見公式(1)，其中BV表示擊穿電壓、Ron表示導通電阻；Ron 3.7 · 1(Γ9 · (BV)2.6 (1)如何共同優化器件的擊穿電壓和源漏導通電阻特性，是高壓device研發的主要 方向。降低表面電場(RESURF，Reduce-Surface-Electricfield))理論被用來同時改善器 件的擊穿電壓和源漏導通電阻特性。如圖5所示，為RESURF示意圖，其中A部分圖是未經 RESURF的普通PN 二極管的電場電場分布示意圖、B部分圖是RESURF后的PN 二極管的電 場電場分布示意圖。當N型外延層厚度很厚的時候，器件的擊穿電壓和源漏導通電阻特性 符合公式(1)的關系。但是，當N型外延層厚度變薄(在一定程度時)，其下面的P型襯底 (N/P結)會幫助N型外延層中耗盡層的快速分布，使電場分布變得平坦，從而增大擊穿電壓 的特性。但是，薄的N型外延層，即淺的深N阱結深又與隔離型LDNMOS器件要求的深的深 N阱與P型襯底結深要求不符，這將會導致P型溝道和P型襯底間的本體穿通來的過早，從而器件失效。這是把RESURF概念用到隔離型LDMOS器件結構上的難點所在。通常現有的高壓器件都會與低壓邏輯器件及存儲器件整合在一起，做成片上系統 (SOC，System On Chip)結構。不同結構和要求的器件整合在一起給整體的工藝整合帶來 了挑戰和機遇。
技術實現思路
本專利技術所要解決的技術問題是提供一種高壓隔離型LDNM0S，僅通過對版圖的變 動，就能同時優化器件的擊穿特性和源漏導通電阻特性；為此，本專利技術還提供一種高壓隔離 型LDNMOS的制造方法。為解決上述技術問題，本專利技術提供的高壓隔離型LDNM0S，包括一 P型襯底，襯底 電極通過形成于襯底中的低壓P阱一再做P+歐姆接觸引出，所述襯底電極形成隔離環；一 深N阱，所述深N阱電極通過低壓N阱一做N+歐姆接觸引出；一溝道區，由形成于所述深N 阱中的高壓P阱組成，通過一 P+歐姆接觸引出溝道電極；一源區，由形成于所述溝道區中 N+摻雜區組成，直接做歐姆接觸引出源極；一漏區，由形成于所述深N阱中的低壓N阱二中 的N+摻雜區組成，直接形成歐姆接觸引出漏極；在所述漏區和溝道區之間的所述深N阱中 形成有淺溝槽隔離場氧化層，所述淺溝槽隔離場氧化層和所述漏區相連、和所述溝道區相 隔一定距離，在所述淺溝槽隔離場氧化層下的深N阱中形成有低壓P阱二，所述低壓P阱二 和所述淺溝槽隔離場氧化層的底部相連；所述漏區和所述溝道區間的深N阱、低壓P阱二組 成器件的漂移區；一多晶硅柵，形成于所述溝道區上，一端和所述源區鄰接、另一端在部分 所述淺溝槽隔離場氧化層上，覆蓋了源區和漏區間的所述溝道區、部分所述漂移區和部分 所述淺溝槽隔離場氧化層，所述多晶硅柵通過柵氧化層和所述溝道區、部分所述漂移區隔1 O更進一步的改進是所述高壓深N阱的摻雜離子為磷離子、體濃度為IO"5 IO18個 /cm3，是通過離子注入形成，注入能量為2000KeV，并隨后進行溫度為1000°C 1200°C、時間 為數小時的高溫退火；所述低壓P阱一和二的摻雜離子為硼離子、體濃度為IO"5 IOw個/ cm3，是通過離子注入形成，注入能量為100 400KeV ；所示低壓N阱一、二的摻雜離子為磷 離子、體濃度為IO"5 IOw個/cm3，是通過離子注入形成，注入能量為200 500KeV ；所述 高壓P阱的摻雜離子為硼離子、體濃度為IO"5 IO18個/cm3，是通過離子注入形成，注入能 量為100 200KeV，并隨后進行溫度為1000°C 1200°C、時間為數小時的高溫退火。為解決上述技術問題，本專利技術提供的高壓隔離型LDNMOS的制造方法，包括如下步 驟采用離子注入工藝在一 P型襯底上形成深N阱；采用高壓P阱工藝在所述深N阱中形成高壓P阱，所述高壓P阱作為器件的溝道 區；制作淺溝槽隔離，并在所述淺溝槽中填入淺溝槽隔離場氧化層；在所述深N阱中的選定位置形成低壓P阱二，該低壓P阱二的選定位置為溝道區 和漏區間的淺溝槽隔離場氧化層位置下；同時在P型襯底上形成低壓P阱一；采用低壓N阱工藝在所述深N阱中形成低壓N阱二，同時在所述深N阱中形成低壓N阱一；形成柵氧化層以及多晶硅柵，所述柵氧化層和多晶硅柵形成在所述溝道區上并延 伸到所述溝道區和漏區間的淺溝槽隔離場氧化層上；在所述低壓N阱二中進行N+摻雜形成漏區；在所述溝道區中進行N+摻雜形成源 區；在所述低壓P阱一中引出襯底電極、在所述溝道區中引出溝道電極、在所述低壓N 阱一中引出深N阱電極，在源區和漏區上分別引出源極和漏極。更進一步的改進是所述高壓深N阱的摻雜離子為磷離子、體濃度為IO"5 IO18個 /cm3，是通過離子注入形成，注入能量為2000KeV，并隨后進行溫度為1000°C 1200°C、時間 為數小時的高溫退火；所述低壓P阱一和二的摻雜離子為硼離子、體濃度為IO"5 IOw個/ cm3，是通過離子注入形成，注入能量為100 400KeV ；所示低壓N阱一、二的摻雜離子為磷 離子、體濃度為IO"5 IOw個/cm3，是通過離子注入形成，注入能量為200 500KeV ；所述 高壓P阱的摻雜離子為硼離子、體濃度為IO"5 IO18個/cm3，是通過離子注入形成，注入能 量為100 200KeV，并隨后進行溫度為1000°C 1200°C、時間為數小時的高溫退火。本本文檔來自技高網...

【技術保護點】
１．一種高壓隔離型ＬＤＮＭＯＳ，其特征在于，包括：一Ｐ型襯底，襯底電極通過形成于襯底中的低壓Ｐ阱一再做Ｐ＋歐姆接觸引出，所述襯底電極形成隔離環；一深Ｎ阱，所述深Ｎ阱電極通過低壓Ｎ阱一做Ｎ＋歐姆接觸引出；一溝道區，由形成于所述深Ｎ阱中的高壓Ｐ阱組成，通過一Ｐ＋歐姆接觸引出溝道電極；一源區，由形成于所述溝道區中Ｎ＋摻雜區組成，直接做歐姆接觸引出源極；一漏區，由形成于所述深Ｎ阱中的低壓Ｎ阱二中的Ｎ＋摻雜區組成，直接形成歐姆接觸引出漏極；在所述漏區和溝道區之間的所述深Ｎ阱中形成有淺溝槽隔離場氧化層，所述淺溝槽隔離場氧化層和所述漏區相連、和所述溝道區相隔一定距離，在所述淺溝槽隔離場氧化層下的深Ｎ阱中形成有低壓Ｐ阱二，所述低壓Ｐ阱二和所述淺溝槽隔離場氧化層的底部相連；所述漏區和所述溝道區間的深Ｎ阱、低壓Ｐ阱二組成器件的漂移區；一多晶硅柵，形成于所述溝道區上，一端和所述源區鄰接、另一端在部分所述淺溝槽隔離場氧化層上，覆蓋了源區和漏區間的所述溝道區、部分所述漂移區和部分所述淺溝槽隔離場氧化層，所述多晶硅柵通過柵氧化層和所述溝道區、部分所述漂移區隔離。

【技術特征摘要】

【專利技術屬性】
技術研發人員：陳華倫，陳瑜，熊濤，陳雄斌，羅嘯，
申請(專利權)人：上海華虹NEC電子有限公司，
類型：發明
國別省市：31