一種三維存儲(chǔ)器陣列結(jié)構(gòu)及其制造方法技術(shù)

本發(fā)明專(zhuān)利技術(shù)提供一種三維存儲(chǔ)器陣列結(jié)構(gòu)及其制造方法，該三維存儲(chǔ)器陣列由基于相互串聯(lián)的柵控PNPN垂直選擇管和阻變或相變單元的存儲(chǔ)單元在三維空間衍生形成。通過(guò)具有高開(kāi)關(guān)電流比的存儲(chǔ)單元，有效改善存儲(chǔ)陣列操作時(shí)的相鄰單元之間的串?dāng)_和漏電問(wèn)題，并且簡(jiǎn)化存儲(chǔ)單元結(jié)構(gòu)，實(shí)現(xiàn)多層堆疊，提高存儲(chǔ)密度。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專(zhuān)利技術(shù)涉及半導(dǎo)體設(shè)計(jì)及制造方法領(lǐng)域，特別涉及一種基于柵控PNPN垂直選擇管的三維存儲(chǔ)器陣列結(jié)構(gòu)及其制造方法。
技術(shù)介紹
阻變存儲(chǔ)器(RRAM)和相變存儲(chǔ)器(PCM)作為一種新型的不揮發(fā)存儲(chǔ)技術(shù)，由于其存儲(chǔ)密度高、功耗低、讀寫(xiě)速度快、數(shù)據(jù)保持時(shí)間長(zhǎng)、多值實(shí)現(xiàn)、單元面積、與CMOS工藝兼容等優(yōu)越性能而備受關(guān)注。其中，可實(shí)現(xiàn)三維集成的阻變存儲(chǔ)器和相變存儲(chǔ)器成為高密度存儲(chǔ)器的研究焦點(diǎn)。目前最受關(guān)注的結(jié)構(gòu)是多層堆疊的交叉點(diǎn)陣(crossbar)結(jié)構(gòu)，但三維存儲(chǔ)器的多層堆疊結(jié)構(gòu)，導(dǎo)致同層存儲(chǔ)單元之間、層與層之間出現(xiàn)串?dāng)_、泄漏電流以及工藝制造困難等問(wèn)題。lTlR(0ne Transistor One Resistor)結(jié)構(gòu)和 IDlR(One Diode One Resistor)結(jié)構(gòu)是目前三維阻變/相變存儲(chǔ)器的主流單元結(jié)構(gòu)。ITlR結(jié)構(gòu)即一個(gè)MOS晶體管與一個(gè)可變電阻串聯(lián)，晶體管起選擇和隔離的作用。但是晶體管屬于有源器件，需在前端工藝完成， 且最小單元面積受晶體管制約，不利于存儲(chǔ)器的高密度三維堆疊。IDlR結(jié)構(gòu)即一個(gè)二極管與一個(gè)可變電阻串聯(lián)，由二極管的整流特性實(shí)現(xiàn)對(duì)電阻的選擇。二極管的高正向電流密度、 高開(kāi)關(guān)電流比和工藝兼容性是重要的選擇標(biāo)準(zhǔn)。基于單晶Si材料的二極管電流密度和整流比較高，但工藝溫度較高，且不易在金屬電極上制造；基于氧化物的二極管雖工藝兼容性好，但正向電流密度并不理想。因此，需要基于新型的選擇管器件的阻變/相變存儲(chǔ)器，從而實(shí)現(xiàn)簡(jiǎn)化存儲(chǔ)單元結(jié)構(gòu)，并擺脫其對(duì)硅襯底的依賴(lài)，實(shí)現(xiàn)多層堆疊，達(dá)到三維高密度存儲(chǔ)等目的。
技術(shù)實(shí)現(xiàn)思路
本專(zhuān)利技術(shù)的目的旨在至少解決上述技術(shù)問(wèn)題之一，提供一種基于柵控PNPN垂直選擇管的三維存儲(chǔ)器陣列結(jié)構(gòu)及其制造方法，在保證存儲(chǔ)器電學(xué)性能的條件下，簡(jiǎn)化存儲(chǔ)單元結(jié)構(gòu)，提高存儲(chǔ)密度。為達(dá)到上述目的，本專(zhuān)利技術(shù)一方面提供一種三維存儲(chǔ)器陣列結(jié)構(gòu)，包括疊置形成的多個(gè)陣列層，每個(gè)所述陣列層包括多列存儲(chǔ)單元。其中，所述存儲(chǔ)單元包括相互串聯(lián)的垂直選擇管和相變單元或阻變單元，其中，所述垂直選擇管包括上電極；下電極；以及形成在所述上電極和下電極之間的半導(dǎo)體體區(qū)，其中，所述半導(dǎo)體體區(qū)包括依次垂直堆疊的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層，其中，所述第一半導(dǎo)體層和所述第三半導(dǎo)體層為第一類(lèi)型摻雜，所述第二半導(dǎo)體層和所述第四半導(dǎo)體層為第二類(lèi)型摻雜， 在所述第三半導(dǎo)體層的一個(gè)側(cè)面形成有柵堆疊，且所述第三半導(dǎo)體層的摻雜濃度低于所述第二半導(dǎo)體層和第四半導(dǎo)體層的摻雜濃度，以使所述第二半導(dǎo)體層、第三半導(dǎo)體層、第四半導(dǎo)體層和所述柵堆疊形成垂直的MOS晶體管，所述第一半導(dǎo)體層和第二半導(dǎo)體層形成垂直的二極管。且，同一所述陣列層上的兩列相鄰所述存儲(chǔ)單元之間共用一個(gè)柵堆疊，提高空間利用率。優(yōu)選地，所述垂直選擇管和相變單元或阻變單元之間通過(guò)垂直選擇管的所述上電極連接。優(yōu)選地，每個(gè)奇數(shù)陣列層的存儲(chǔ)單元的底面和頂面分別通過(guò)沿第一方向和第二方向的多根公用電極連接，每個(gè)偶數(shù)陣列層的存儲(chǔ)單元的底面和頂面分別通過(guò)沿第二方向和第一方向的多根公用電極連接，且所述每根所述公用電極為相鄰的兩個(gè)所述陣列層共用， 即所述奇數(shù)陣列層的存儲(chǔ)單元正置，所述偶數(shù)陣列層的存儲(chǔ)單元倒置，也即每個(gè)存儲(chǔ)單元與其縱向相鄰的存儲(chǔ)單元“頭對(duì)頭”連接到同一根所述沿第二方向的公用電極上，并且，所述垂直選擇管的下電極即為所述沿第二方向的公用電極。上述的優(yōu)選電極結(jié)構(gòu)有利于提高空間利用率，簡(jiǎn)化制造工藝。其中，所述第一類(lèi)型摻雜為P型或N型摻雜，第二類(lèi)型摻雜為與所述第一類(lèi)型摻雜相反的N型或P型摻雜。其中，所述半導(dǎo)體體區(qū)的材料為不同摻雜濃度的多晶半導(dǎo)體材料，例如摻雜的多晶硅或摻雜的多晶鍺。相對(duì)于需要高溫工藝制備的單晶材料，多晶材料可以通過(guò)外延等方法在較低溫度下制備，故采用多晶材料制備的選擇管不會(huì)影響其電阻元件或其他器件的性能。其中，相鄰的所述存儲(chǔ)單元之間、相鄰的所述公用電極之間填充有隔離介質(zhì)。其中，所述上電極、下電極和公用電極的材料包括重?fù)诫s的多晶硅。其中，所述三維存儲(chǔ)器陣列結(jié)構(gòu)形成在具有絕緣表面的襯底上。本專(zhuān)利技術(shù)另一方面提供一種三維存儲(chǔ)器陣列結(jié)構(gòu)的制造方法，包括以下步驟:A.提供具有絕緣層表面的襯底；B.在所述絕緣層上形成第一介質(zhì)層，并在所述第一介質(zhì)層中形成沿第一方向的多根公用電極；C.在所述第一介質(zhì)層上依次形成第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層、第四半導(dǎo)體層、電極層和阻變材料或相變材料層，其中，所述第一半導(dǎo)體層和第三半導(dǎo)體層為第一類(lèi)型摻雜，所述第二半導(dǎo)體層和第四半導(dǎo)體層為第二類(lèi)型摻雜，然后刻蝕所述阻變材料或相變材料層、電極層、第四半導(dǎo)體層、第三半導(dǎo)體層、第二半導(dǎo)體層和第一半導(dǎo)體層，并形成第二介質(zhì)層，以形成位于所述沿第一方向的多根公用電極上的多列相互隔離的存儲(chǔ)單元；D.在所述第二介質(zhì)層中、兩列相鄰存儲(chǔ)器單元之間，沿第二方向形成柵堆疊；E.在所述第二介質(zhì)層上形成第三介質(zhì)層，并在所述第三介質(zhì)層中形成沿第二方向的多根公用電極，所述沿第二方向的多根公用電極連接各個(gè)所述存儲(chǔ)器單元的頂面；F.在所述第三介質(zhì)層上依次形成阻變材料或相變材料層、電極層、第四半導(dǎo)體層、第三半導(dǎo)體層、第二半導(dǎo)體層、第一半導(dǎo)體層，然后刻蝕所述第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層、第四半導(dǎo)體層、電極層和阻變材料或相變材料層，并形成第四介質(zhì)層，以形成位于所述沿第二方向的多根公用電極上的多列相互隔離的存儲(chǔ)單元。可選地，在已形成的存儲(chǔ)器陣列結(jié)構(gòu)上重復(fù)步驟B-F，形成多層疊置的陣列層。其中，所述第一類(lèi)型摻雜為P型或N型摻雜，第二類(lèi)型摻雜為與所述第一類(lèi)型摻雜相反的N型或P型摻雜。其中，所述四個(gè)半導(dǎo)體層的材料為不同摻雜濃度的多晶半導(dǎo)體材料，如摻雜的多晶硅或摻雜的多晶鍺。其中，所述公用電極和電極的材料包括重?fù)诫s的多晶硅。本專(zhuān)利技術(shù)提供一種基于柵控PNPN垂直選擇管的三維存儲(chǔ)器陣列結(jié)構(gòu)及其制造方法，通過(guò)具有高開(kāi)關(guān)電流比的存儲(chǔ)單元選擇管，有效改善存儲(chǔ)陣列操作時(shí)的相鄰單元之間的串?dāng)_和漏電問(wèn)題，并且簡(jiǎn)化存儲(chǔ)單元結(jié)構(gòu)，擺脫其對(duì)硅襯底的依賴(lài)，實(shí)現(xiàn)多層堆疊，提高存儲(chǔ)密度。本專(zhuān)利技術(shù)的附加方面和優(yōu)點(diǎn)將在下面的描述中部分給出，部分將從下面的描述中變得明顯，或通過(guò)本專(zhuān)利技術(shù)的實(shí)踐了解到。附圖說(shuō)明本專(zhuān)利技術(shù)的上述和/或附加的方面和優(yōu)點(diǎn)從結(jié)合下面附圖對(duì)實(shí)施例的描述中將變得明顯和容易理解，其中圖1是本專(zhuān)利技術(shù)實(shí)施例的垂直選擇管的結(jié)構(gòu)示意圖；圖2是本專(zhuān)利技術(shù)實(shí)施例的存儲(chǔ)單元的結(jié)構(gòu)示意圖；圖3是本專(zhuān)利技術(shù)的垂直選擇管開(kāi)啟時(shí)的原理示意圖、能帶示意圖和等效電路圖；圖4是本專(zhuān)利技術(shù)的垂直選擇管關(guān)斷時(shí)的原理示意圖、能帶示意圖和等效電路圖；圖5是本專(zhuān)利技術(shù)實(shí)施例的三維存儲(chǔ)器陣列結(jié)構(gòu)的立體示意圖；圖6是圖5所示的三維存儲(chǔ)器陣列結(jié)構(gòu)的立體示意圖中沿A-A’方向的截面圖；圖7是本專(zhuān)利技術(shù)實(shí)施例的三維存儲(chǔ)器陣列的等效電路圖；圖8-14是本專(zhuān)利技術(shù)實(shí)施例的三維存儲(chǔ)器陣列結(jié)構(gòu)的制造方法的各步驟的結(jié)構(gòu)示意圖。具體實(shí)施例方式下面詳細(xì)描述本專(zhuān)利技術(shù)的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類(lèi)似的標(biāo)號(hào)表示相同或類(lèi)似的元件或具有相同或類(lèi)似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本專(zhuān)利技術(shù)，而不能理解為對(duì)本專(zhuān)利技術(shù)的限制。圖1是本專(zhuān)利技術(shù)實(shí)施例的垂直選擇管的結(jié)構(gòu)示意圖。如圖1所示，垂直選擇管包括上電本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】
１．一種三維存儲(chǔ)器陣列結(jié)構(gòu)，其特征在于，包括：疊置形成的多個(gè)陣列層，每個(gè)所述陣列層包括多列存儲(chǔ)單元，其中，所述存儲(chǔ)單元包括相互串聯(lián)的垂直選擇管和相變單元或阻變單元，其中，所述垂直選擇管包括：上電極；下電極；以及形成在所述上電極和下電極之間的半導(dǎo)體體區(qū)，其中，所述半導(dǎo)體體區(qū)包括依次垂直堆疊的第一半導(dǎo)體層、第二半導(dǎo)體層、第三半導(dǎo)體層和第四半導(dǎo)體層，其中，所述第一半導(dǎo)體層和所述第三半導(dǎo)體層為第一類(lèi)型摻雜，所述第二半導(dǎo)體層和所述第四半導(dǎo)體層為第二類(lèi)型摻雜，在所述第三半導(dǎo)體層的一個(gè)側(cè)面形成有柵堆疊，且所述第三半導(dǎo)體層的摻雜濃度低于所述第二半導(dǎo)體層和第四半導(dǎo)體層的摻雜濃度，以使所述第二半導(dǎo)體層、第三半導(dǎo)體層、第四半導(dǎo)體層和所述柵堆疊形成垂直的ＭＯＳ晶體管，所述第一半導(dǎo)體層和第二半導(dǎo)體層形成垂直的二極管，且，同一所述陣列層上的兩列相鄰所述存儲(chǔ)單元之間共用一個(gè)柵堆疊。

【技術(shù)特征摘要】

【專(zhuān)利技術(shù)屬性】
技術(shù)研發(fā)人員：潘立陽(yáng)，袁方，
申請(qǐng)(專(zhuān)利權(quán))人：清華大學(xué)，
類(lèi)型：發(fā)明
國(guó)別省市：11