半導體器件的高電壓控制電路制造技術

本發明專利技術公開一種半導體器件的高電壓控制電路，包括：輸出節點控制電路，被配置為響應于輸入信號來設置輸出端子的初始電位或者對輸出端子的電位進行放電；以及高電壓供應電路，包括串聯耦接在輸出端子與用于供應高電壓的供應端子之間的加速單元和電位控制單元。所述加速單元響應于輸出端子的電位而操作，而所述電位控制單元響應于輸入信號而操作。

【技術實現步驟摘要】

示例性實施例涉及半導體器件的高電壓控制電路，更具體而言涉及能夠在較低電壓下被驅動的半導體器件的高電壓控制電路。
技術介紹
半導體器件要求比輸入電源電壓高的泵浦電壓，而為了將所述電壓傳送給相關的電路或元件，需要高電壓控制電路。圖1是已知的半導體器件的高電壓控制電路的電路圖。參見圖1，當執行傳輸高電壓的操作時，反相器IVl和IV2將具有邏輯高電平的輸入信號緩沖，并將經緩沖的信號輸出作為邏輯高電平的信號。NMOS晶體管NMOS和高電壓匪OS晶體管HNMOS響應于第一控制信號B來將從反相器IV2輸出的具有邏輯高電平的信號傳輸到輸出端子NA。因此，輸出端子NA的電位因邏輯高電平的信號的電位而提高。從反相器IVl輸出的第二控制信號C使高電壓PMOS晶體管HPMOS導通。輸出端子NA的電位被輸入到負電壓晶體管NNMOS的柵極，負電壓晶體管NNMOS因此而導通。因此，高電壓VPP被提供給輸出端子NA。當執行切斷高電壓的傳輸的操作時，反相器IVl和IV2將具有邏輯低電平的輸入信號A緩沖，并將經緩沖的信號輸出作為邏輯低電平的信號。NMOS晶體管NMOS和高電壓 NMOS晶體管HNMOS響應于第一控制信號B而導通。此時，輸出端子NA的電流經由NMOS晶體管NMOS、高電壓匪OS晶體管HNMOS和反相器IV2而放電。已知的高電壓控制電路不能在電源電壓為2. 3V或1. 8V的低電壓器件中正常操作。這是因為，當執行切斷高電壓的傳輸的操作時，為了關斷高電壓PMOS晶體管HPM0S，必須要提供具有高電壓電平的第二控制信號C。由于在電源電壓為2. 3V或1. 8V的低電壓器件中產生的是2. 3V或1. 8V的第二控制信號C，因此高電壓PMOS晶體管HPMOS沒有完全關斷，并且有一些電流流經高電壓PMOS晶體管HPM0S。因此，2. 5V或2. 8V的電位可能被傳送到輸出端子NA。
技術實現思路
示例性實施例涉及半導體器件的高電壓控制電路，其中，在使用較低電源電壓的低電壓器件的高電壓控制電路中形成了用于將高電壓傳輸到輸出端子的多個晶體管，由此，即使在切斷高電壓的操作中，所述多個晶體管沒有被較低的電源電壓完全關斷，仍可以防止高電壓被提供給輸出端子。根據本專利技術的一個方面，一種示例性的半導體器件的高電壓控制電路包括輸出節點控制電路，所述輸出節點控制電路被配置為響應于輸入信號來設置輸出端子的初始電位或者對輸出端子的電位進行放電；以及高電壓供應電路，所述高電壓供應電路包括串聯耦接在輸出端子與用于供應高電壓的供應端子之間的加速單元和電位控制單元。加速單元響應于輸出端子的電位而操作，而電位控制單元響應于輸入信號而操作。當執行切斷向輸出端子傳輸高電壓的操作時，電位控制單元的閾值電壓值可以防止經由加速單元提供的電流被提供給輸出端子。根據本專利技術的另一個方面，一種示例性的半導體器件的高電壓控制電路包括輸出節點控制電路，所述輸出節點控制電路被配置為控制輸出端子的電位；以及高電壓供應電路，所述高電壓供應電路包括串聯耦接的多個高電壓晶體管，并且被配置為當執行傳輸高電壓的操作時，經由高電壓晶體管將高電壓傳送至輸出端子。當執行切斷高電壓的傳輸的操作時，高電壓供應電路基于高電壓晶體管的閾值電壓來切斷高電壓向輸出端子的傳輸。根據本專利技術的又一個方面，一種示例性的半導體器件的高電壓控制電路包括初始節點控制電路，所述初始節點控制電路被配置為設置輸出端子的初始電位；高電壓傳輸電路，所述高電壓傳輸電路被配置為響應于輸入信號而將高電壓傳輸至輸出端子；以及放電電路，所述放電電路被配置為從輸入信號被禁止起經過一定的時間之后將輸出端子的電壓放電。附圖說明圖1是已知的半導體器件的高電壓控制電路的電路圖；圖2是根據本專利技術一個示例性實施例的半導體器件的高電壓控制電路的電路圖；圖3是根據本專利技術另一個示例性實施例的半導體器件的高電壓控制電路的電路圖；圖4是根據本專利技術又一個示例性實施例的半導體器件的高電壓控制電路的電路圖；圖5是根據本專利技術再一個示例性實施例的半導體器件的高電壓控制電路的電路圖；以及圖6是根據本專利技術又再一個示例性實施例的半導體器件的高電壓控制電路的電路圖。具體實施例方式下面將參考附圖詳細描述本專利技術的一些示例性實施例。提供這些附圖是為了使本領域普通技術人員能理解本專利技術的實施例的范圍。圖2是根據本專利技術一個示例性實施例的半導體器件的高電壓控制電路的電路圖。參見圖2，根據本專利技術一個示例性實施例的半導體器件的高電壓控制電路100包括高電壓供應電路110和輸出節點控制電路120。高電壓供應電路110包括多個反相器IVl 1、IV12、加速單元DHVNl 1、以及電位控制單元HPMll、HPMl2。加速單元DHVNll由負電壓晶體管形成，并且電位控制單元由相應的高電壓PMOS晶體管HPMl 1、HPMl2形成。反相器IVll與反相器IV12串聯耦接。反相器IVll通過將輸入信號A反相來產生第一控制信號B。反相器IV12通過將第一控制信號B反相來產生第二控制信號C。負電壓晶體管DHVNll和多個高電壓PMOS晶體管HPM11、HPMl2串聯耦接在高電壓供應端子 VBLC與輸出端子Q3之間。負電壓晶體管DHVNll根據輸出端子Q3的電位而導通或關斷，并且被配置為將從高電壓供應端子VBLC接收的高電壓提供給高電壓PMOS晶體管HPM11。負電壓晶體管DHVNll是具有負閾值電壓值的晶體管，并且優選地由耗盡型高電壓NMOS晶體管形成。多個高電壓PMOS晶體管HPM11、HPM12響應于第二控制信號C而將從負電壓晶體管DHVNll接收的高電壓傳送給輸出端子Q3。盡管圖2示出的是兩個高電壓PMOS晶體管 HPM11、HPM12，但是可以串聯耦接兩個或更多個高電壓PMOS晶體管。輸出節點控制電路120包括多個NMOS晶體管匪11和匪12。NMOS晶體管匪11耦接在接地電源Vss與反相器IVll和反相器IV12之間的節點 Ql之間，并且被配置為響應于輸入信號A而將節點Ql的電位放電。NMOS晶體管匪12耦接在節點Ql與輸出端子Q3之間，并且被配置為響應于第三控制信號D而將第一控制信號B 的電位傳送給輸出端子Q3，或者經由NMOS晶體管匪11將輸出端子Q3的電位放電。下面參照圖2描述根據本專利技術的本示例性實施例的半導體器件的高電壓控制電路的操作。下面首先描述將高電壓傳送給輸出端子Q3的操作。輸入信號A從邏輯高電平轉變為邏輯低電平。響應于此，反相器IVll產生具有邏輯高電平的第一控制信號B，而反相器IV12產生具有邏輯低電平的第二控制信號C。此時， 提供具有邏輯高電平的第三控制信號D，于是第一控制信號B被傳送給輸出端子Q3。因此， 輸出端子Q3的電位上升到第二控制信號B的電位減去NMOS晶體管匪12的閾值電壓Vth 所得的值。例如，在使用電源電壓為2. 3V或1. 8V的低電壓半導體器件中，所述低電壓半導體器件的輸出端子Q3的電位上升到2. 3V或1. 8V減去NMOS晶體管的閾值電壓值Vth所得的值(即，輸出端子Q3上升到2. 3-Vth或1. 8-Vth)。負電壓晶體管DHVNll響應于輸出端子Q3的電位而將從高電壓供應端子VBLC接收的高電壓傳送到高電壓PMOS晶體管HPMll的源極。高電壓PMOS晶體本文檔來自技高網...

【技術保護點】
１．一種半導體器件的高電壓控制電路，包括：輸出節點控制電路，所述輸出節點控制電路被配置為響應于輸入信號來設置輸出端子的初始電位或者將所述輸出端子的電位放電；以及高電壓供應電路，所述高電壓供應電路包括串聯耦接在所述輸出端子與用于供應高電壓的供應端子之間的加速單元和電位控制單元，其中，所述加速單元響應于所述輸出端子的電位而操作，而所述電位控制單元響應于所述輸入信號而操作。

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：張棌圭，
申請(專利權)人：海力士半導體有限公司，
類型：發明
國別省市：KR