本發明專利技術涉及半導體制造領域，尤其涉及一種提高浮體動態隨機存儲器單元寫入速度的注入方法及結構。本發明專利技術公開了一種提高浮體動態隨機存儲器單元寫入速度的注入方法及結構，通過進行斜角重摻雜離子注入工藝，一方面提高了漏端溝道中的縱向電場，增大了襯底電流，另一方面拉遠了源端與襯底間的距離，降低了積聚載流子從源端的泄漏速度，從而提高了浮體效應存儲單元的寫入速度。
【技術實現步驟摘要】
本專利技術涉及半導體制造領域，尤其涉及一種提高浮體動態隨機存儲器單元寫入速度的注入方法及結構。
技術介紹
嵌入式動態存儲技術的發展已經使得大容量動態隨機存取存儲器(Dynamic Random Access Memory，簡稱 DRAM)在目前的系統級芯片(System on a Chip，簡稱 SOC) 中非常普遍。大容量嵌入式動態存儲器(Embedded Dynamic RAM，簡稱EDRAM)給SOC帶來了諸如改善帶寬和降低功耗等只能通過采用嵌入技術來實現的各種好處。傳統嵌入式動態存儲器(EDRAM)的每個存儲單元除了晶體管之外，還需要一個深溝槽電容器結構，電容器的深溝槽使得存儲單元的高度比其寬度大很多，造成制造工藝困難，且其制作工藝與CMOS超大規模集成電路工藝非常不兼容，所以限制了其在嵌入式系統芯片(SOC)中的應用。浮體效應存儲單元(Floating Body Cell，簡稱FBC)是一種有希望替代EDRAM的動態存儲器。FBC是利用浮體效應(Floating Body Effect，簡稱FBE)的動態隨機存儲器單元，其原理是利用絕緣體上硅(Silicon on hsulator，簡稱S0I)器件中氧埋層(BOX)的隔離作用所帶來的浮體效應，將被隔離的浮體(Floating Body)作為存儲節點，實現寫“ 1” 和寫“0”。圖1-2本專利技術
技術介紹
中浮體效應存儲單元的工作原理示意圖。如圖1所示，以 NMOS為例，將器件1的源極(S) 11接地，柵極(G) 12和漏極(D) 13端加正偏壓V ( + )，則該器件1導通；由于橫向電場作用，電子在漏極13附近與硅原子碰撞電離，產生電子空穴對， 一部分空穴被縱向電場掃入襯底14，形成襯底電流，由于有氧埋層15的存在，襯底電流無法釋放，使得空穴在浮體積聚(Δ Q)，定義為第一種存儲狀態，即寫“1”;如圖2所示，在柵極 (G)21上施加正偏壓，在漏極22上施加負偏壓，通過PN結正向偏置，空穴從浮體發射出去， 定義為第二種存儲狀態，即寫“0”。由于襯底電荷的積聚，會改變器件的閾值電壓(Vt)，可以通過電流的大小感知這兩種狀態造成閾值電壓的差異，即實現讀操作。由于浮體效應存儲單元去掉了傳統DRAM中的電容器，使得其工藝流程完全與CMOS工藝兼容，同時可以構成密度更高的存儲器，因此有希望替代現有的傳統EDRAM應用于嵌入式系統芯片中。圖3為本專利技術
技術介紹
中傳統的源漏重摻雜注入示意圖。如圖3所示，由于傳統的源漏重摻雜注入方向為垂直于硅片表面，使得注入和之后的退火工藝形成源漏重摻雜區為對稱結構，而浮體效應存儲單元在寫“ 1”時，載流子一邊在襯底積聚，一邊會從源端慢慢的泄漏，且寫“1”的速度由襯底電流的大小和積聚的載流子從源端泄漏的速度共同決定的，即提高浮體效應存儲單元的襯底電流，就可以提高浮體效應存儲單元的寫入速度；此外，通過減少襯底積聚的載流子從源端泄漏，也可以達到提高浮體效應存儲單元寫入速度的目的。
技術實現思路
本專利技術公開了一種提高浮體動態隨機存儲器單元寫入速度的注入方法，一襯底上設置有柵極的半導體器件，其中，包括以下步驟對半導體器件進行斜角重摻雜離子注入工藝，于襯底中形成溝道、源極和漏極；其中， 離子注入向漏極方向傾斜，漏極中的摻雜離子比源極中的摻雜離子更靠近溝道。上述的提高浮體動態隨機存儲器單元寫入速度的注入方法，其中，襯底側壁設置有淺溝隔離槽。上述的提高浮體動態隨機存儲器單元寫入速度的注入方法，其中，位于淺溝隔離槽和襯底下方設置有氧埋層和底層硅，氧埋層覆蓋底層硅，淺溝隔離槽和襯底覆蓋氧埋層。上述的提高浮體動態隨機存儲器單元寫入速度的注入方法，其中，柵極與襯底之間設置有薄氧化層，側墻覆蓋柵極的側壁及鄰近柵極的部分襯底。本專利技術還公開了一種提高浮體動態隨機存儲器單元寫入速度的結構，一襯底上設置有柵極，其中，包括襯底上設置有經斜角重摻雜離子注入工藝制備的溝道、源極和漏極，源極和漏極位于溝道的兩側，襯底位于溝道和源、漏的下方；其中，漏極中的摻雜離子比源極中的摻雜離子更靠近溝道。上述的提高浮體動態隨機存儲器單元寫入速度的結構，其中，襯底側壁設置有淺溝隔離槽。上述的提高浮體動態隨機存儲器單元寫入速度的結構，其中，位于淺溝隔離槽和襯底下方設置有氧埋層和底層硅，氧埋層覆蓋底層硅，淺溝隔離槽和襯底覆蓋氧埋層。上述的提高浮體動態隨機存儲器單元寫入速度的結構，其中，柵極與襯底之間設置有薄氧化層，側墻覆蓋柵極的側壁及鄰近柵極的部分襯底。綜上所述，由于采用了上述技術方案，本專利技術提出一種提高浮體動態隨機存儲器單元寫入速度的注入方法及結構，通過進行斜角重摻雜離子注入工藝，一方面提高了漏端溝道中的縱向電場，增大了襯底電流，另一方面拉遠了源端與襯底間的距離，降低了積聚載流子從源端的泄漏速度，從而提高了浮體效應存儲單元的寫入速度。附圖說明圖1-2本專利技術
技術介紹
中浮體效應存儲單元的工作原理示意圖； 圖3為本專利技術
技術介紹
中傳統的源漏重摻雜注入示意圖4為本專利技術提高浮體動態隨機存儲器單元寫入速度的注入方法的示意圖。具體實施例方式下面結合附圖對本專利技術的具體實施方式作進一步的說明圖4為本專利技術提高浮體動態隨機存儲器單元寫入速度的注入方法的示意圖。如圖4所示，本專利技術公開了一種提高浮體動態隨機存儲器單元寫入速度的注入方法。采用SOI硅片， 包括在底層硅21上的氧埋層(BOX) 22，以及在氧埋層22之上的襯底23 ；在襯底23上制備淺溝隔離槽M和柵極(G) 25及其側墻26。之后，對襯底23進行斜角重摻雜離子注入工藝27，并于襯底23中形成溝道觀、源極(S) 29和漏極(D) 30 ；其中，離子注入向漏極30 —側方向傾斜，漏極30中的摻雜離子比源極四中的摻雜離子更靠近溝道觀。其中，柵極25和溝道28之間設置有薄氧化層31。由于，源漏重摻雜注入方向與垂直硅片方向成一夾角α (α >0)，并且向漏端方向傾斜，如圖4所示，注入退火工藝后，由于注入方向不再垂直于硅片表面，所以源漏不再是對稱結構，由于注入方向向漏端傾斜，所以漏極的摻雜離子與溝道更接近，而源端的離子與溝道的距離被拉遠。在漏端，由于摻雜離子與溝道更接近，當柵極上加上電壓后，在漏端區域會產生更強的縱向電場，由橫向電場加速的載流子碰撞產生的電子空穴對，空穴會在更強的縱向電場作用下被掃入襯底，增加了襯底電流。在源端，由于摻雜離子與溝道遠離， 所以源端與襯底遠離，降低了襯底積聚的載流子從源端泄漏的速度。一方面襯底電流增加， 襯底積聚載流子的速度增加，另一方面，襯底積聚的載流子從源端泄漏的速度降低，從而使得浮體效應存儲單元的寫入速度增加。例如在0. 13um浮體動態隨機存儲器工藝中，采用NMOS器件作為附體動態隨機存儲器單元，源漏重摻雜注入采用磷注入，注入方向可由原先的垂直注入，改進為與垂直硅片表面成15度(α =15° )的斜角注入，以提高附體動態隨機存儲器單元的寫入速度。綜上所述，由于采用了上述技術方案，本專利技術提出一種提高浮體動態隨機存儲器單元寫入速度的注入方法，在不增加原有工藝步驟情況下，通過進行斜角重摻雜離子注入工藝，一方面提高了漏端溝道中的縱向電場，增大了襯底電流，另一方面拉遠了源端與襯底間的距離，降低了積聚載流子從源端的泄漏速度，從本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【專利技術屬性】
技術研發人員：俞柳江，
申請(專利權)人：上海華力微電子有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。