非易失性存儲元件以及其制造方法技術

提供一種能夠抑制電阻值不均勻的電阻變化型的非易失性存儲元件。本發明專利技術的非易失性存儲元件具有：硅基板(11)；下部電極層(102)，形成在硅基板(11)上；電阻變化層，形成在下部電極層(102)上；上部電極層(104)，形成在電阻變化層上；第二層間絕緣層(19)，以至少覆蓋下部電極層(102)、電阻變化層的側面而形成；壓力緩和區域層(105)，使用比用于第二層間絕緣層(19)的絕緣層應力小的材料以至少直接覆蓋上部電極層(104)的上表面以及側面的方式來進行設置，緩和針對上部電極層(104)的應力；第二觸點(16)到達上部電極層(104)而形成；以及，布線圖案(18)，與第二觸點(16)相連接。

【技術實現步驟摘要】
【國外來華專利技術】
本專利技術涉及電阻變化型的。
技術介紹
近年，提出有使用了電阻變化材料作為存儲材料的電阻變化型的非易失性存儲元件，該電阻變化材料由與化學計量組成的過渡金屬氧化物相比氧含量不足的過渡金屬氧化物構成。這樣的非易失性存儲元件具有上部電極層、下部電極層、以及被上部電極層和下部電極層所夾持的電阻變化層。通過向上部電極層以及下部電極層之間施加電脈沖，使電阻變化層的電阻值可逆地變化。因此，通過使信息與該電阻值對應，能夠對該信息非易失地存儲(例如、專利文獻1)。期待這樣的電阻變化型非易失性存儲元件與使用浮動柵的閃存相比，能夠實現小型化、高速化、以及低耗電。先行技術文獻專利文獻專利文獻1 日本特開2007-235139號公報專利技術將要解決的問題但是，在上述以往的電阻變化型的非易失性存儲元件中存在以下問題實際電阻值不均勻(340%的不均勻)超過與基于電阻變化層、電極等的膜厚和膜組成、以及石版印刷后的保護層的尺寸以及保護層的形狀、或者干蝕刻后的形狀而預想的電阻值的不均勻 (14% )。
技術實現思路
本專利技術是為了解決這樣的問題而完成的，其目的是提供能夠抑制電阻值的不均勻的電阻變化型的。為了實現上述目的，本專利技術的一個實施方式的非易失性存儲元件，具有，基板；下部電極層，形成在上述基板上；第一電阻變化層，由金屬氧化物構成，形成在上述下部電極層上；第二電阻變化層，其形成在上述第一電阻變化層上，并且由比上述第一電阻變化層相比缺氧度小的金屬氧化物構成；上部電極層，形成于上述第二電阻變化層上；層間絕緣層，以至少覆蓋上述下部電極層、上述第一電阻變化層以及上述第二電阻變化層的側面而形成；壓力緩和區域層，使用比上述層間絕緣層所使用的絕緣層應力小的材料以至少直接覆蓋上述上部電極層的上表面以及側面的方式來進行設置，緩和針對上述上部電極層的應力；觸點(contact)，以到達上部電極層的方式而形成，以及布線圖案，與上述觸點連接。通過該結構，可實現能夠抑制電阻值不均勻的電阻變化型的非易失性存儲元件。 具體地說，因為通過至少直接覆蓋上部電極層的上表面以及側面的壓力緩和區域層緩和由熱處理產生的從層間絕緣層向上部電極層施加的應力壓迫，所以能夠降低向上部電極層施加的來自層間絕緣層的應力壓迫。因此，能夠抑制上部電極層的遷移所致的上部電極層的形狀變化(產生突起)，并能夠實現在電阻值的初始動作、動作特性沒有不均勻的高品質的非易失性存儲元件。這是通過本專利技術人等的銳意研究，調查明白在以往結構中電阻值不均勻的原因是由壓力遷移產生的上部電極層的形狀變化(產生突起)所致。以下，使用附圖對該情況進行說明。圖12A是示出以往例的非易失性存儲元件的結構的主要部分截面圖。圖12A示出的非易失性存儲元件是通過以包圍電阻變化元件801的方式形成層間絕緣層819、并形成與上部電極802連接的觸點816以及布線818而被制作，該電阻變化元件801由上部電極802、電阻變化層803、以及下部電極804構成。在此，電阻變化層803由缺氧度小的高電阻層和缺氧度大的低電阻層的兩層結構所構成。電阻變化元件801在上部電極802和缺氧度小的高電阻層的界面附近產生電阻變化。通過向這樣制作的非易失性存儲元件的下部電極804或上部電極802施加電壓，來測量圖12B示出的電阻值。圖12B是示出圖12A示出的以往例的非易失性存儲元件的初期電阻值。圖12B的電阻分布1示出在以往例中非易失性存儲元件的初期電阻值。該電阻分布1是如下的情況下的非易失性存儲元件的電阻分布在使用以往的半導體工藝來形成層間絕緣層819之后以400°C的熱處理溫度、10分鐘的處理時間實施兩次熱處理(在層間絕緣層819平坦化處理后一次、在形成布線818后一次)來進行制作。并且，如圖12B所示， 該電阻分布1的不均勻相對電阻值的中央值1 σ為340%。可知該電阻分布1的不均勻是在電阻變化元件801的形狀不均勻(1 σ為14% )以上，存在非常大的偏差。另一方面，圖12Β的電阻分布2是在以往例中非易失性存儲元件的初期電阻值，但與電阻分布1的制作條件不同。即，該電阻分布2是如下情況下的非易失性存儲元件的電阻分布在使用以往的半導體工藝形成層間絕緣層819之后不實施熱處理(熱處理溫度是 4000C，處理時間是10分鐘)，而僅實施布線818形成后的熱處理(熱處理溫度是400°C，處理時間是10分鐘)來進行制作。并且，如圖12B所示，電阻分布2的電阻值不均勻1 σ是 31%。即，與電阻分布1相比，可知通過實施一次熱處理，雖然電阻值上升但不均勻降低。通過不實施這樣的熱處理，能夠降低電阻值的不均勻。但是，一般情況下，為了謀求半導體元件或半導體裝置的可靠性，上述的熱處理工序是必要不可少的工序。原因如下， 若不實施熱處理工序，非易失性存儲元件的電阻變化動作和耐用性、存儲特性變得非常不穩定。但是，根據電阻分布1和電阻分布2的差，可知熱處理是使非易失性存儲元件的電阻值產生不均勻的主要原因之一。圖13是示出以往例中非易失性存儲元件的截面TEM圖像的圖。如圖13所示，可知在上部電極802的與電阻變化層803相接的界面，在上部電極 802形成有突起901。如上所述，考慮執行熱處理(熱處理溫度是400°C熱處理時間是10分鐘，執行兩次)的熱處理工序是突起901的產生即上部電極802的形狀變化的主要原因。在這里，一般情況下所使用的層間絕緣膜(等離子TEOS膜等)具有因熱處理應力變化的傾向。即，在上述以往例中的非易失性存儲元件中，以往的半導體工藝通過一般情況所使用的熱處理(熱處理溫度400°C )使層間絕緣層819的應力變化。因此，向與層間絕緣層819連接的上部電極802施加層間絕緣層819的應力壓迫，上部電極802產生遷移。由此，如圖13示出在上部電極802與電阻變化層803相接側形成形狀變化了的突起901。這些突起901以向電阻變化層803的缺氧度小的高電阻層突出這樣的狀態而形成。其結果，形成突起901的部分的高電阻層的膜厚因為實際變薄所以電阻值降低。 另外，在這些突起901的形成時，因上部電極802的晶體邊界和晶體粒徑的大小所致遷移量不同，所以抑制突起901的發生量是困難的。即，因為電阻變化元件所致突起901的發生量和大小不同，所以該電阻值不均勻。另外，在圖12B示出的電阻分布2中，電阻值之所以上升被認為是因為上述熱處理所致的突起901的產生量少、并且大小也小。以上是在上述以往的電阻變化型的非易失性存儲元件電阻值存在不均勻的原因， 本專利技術是基于這樣的想法而完成的。另外，為了實現上述目的，本專利技術的一個實施方式的非易失性存儲元件也可以如下設置，上述層間絕緣層以隔著上述壓力緩和區域層至少覆蓋上述上部電極層的上表面以及側面的方式而形成，上述觸點貫通上述層間絕緣層以及上述壓力緩和區域層以到達上述上部電極層的方式形成，上述壓力緩和區域層以至少直接覆蓋上述上部電極層的上表面以及側面的方式設置在上述上部電極層和上述層間絕緣層之間，緩和上述層間絕緣層針對上述上部電極層的應力。通過該結構，可實現能夠抑制電阻值不均勻的電阻變化型的非易失性存儲元件。 具體地說，通過至少直接覆蓋上部電極層的上表面以及側面的壓力緩和區域層，能夠緩和因熱處理所致的從層間絕緣層向上部電極層施加的應力壓迫。因此，因為本文檔來自技高網...

【技術保護點】

【技術特征摘要】
【國外來華專利技術】...

【專利技術屬性】
技術研發人員：川島良男，三河巧，早川幸夫，
申請(專利權)人：松下電器產業株式會社，
類型：發明
國別省市：