應用于離子加速器治癌的數字電源同步系統技術方案

本實用新型專利技術涉及一種應用于離子治癌加速器等種拓撲類型的高精度數字電源脈沖運行同步系統。一種應用于離子加速器治癌的數字電源同步系統，包括FPGA芯片，用于連接以太網的RJ45接口，將光信號轉化為數字信號的光纖接收器，所述的FPGA芯片依次通過用以實現FPGA芯片與遠程計算機的網絡通信的以太網芯片、網絡變壓器與所述的RJ45接口相連接，所述的FPGA芯片還依次通過數字隔離電路、單穩態多諧振蕩器與光纖接收器相連接；FPGA芯片還與脈沖寬度調制信號輸出通道模塊相連接。本實用新型專利技術能實現離子治癌加速器二極鐵、四極鐵、六極鐵等多種拓撲類型數字電源的脈沖波形觸發和波形切換，以及離子治癌加速器數字電源系統中多臺電源的同步啟動。（*該技術在2021年保護過期，可自由使用*）

【技術實現步驟摘要】

本技術涉及一種應用于離子治癌加速器等種拓撲類型的高精度數字電源脈沖運行同步系統。
技術介紹
離子治癌加速器依靠二極鐵、四極鐵等磁鐵透鏡實現對束流的控制，磁鐵對電源的運行方式分為脈沖和直流兩種。磁鐵電源的脈沖運行要求電源能按照給定波形輸出，并能在任意波形間切換；對于同一系統內的電源，要求不同電源間的脈沖啟動時間在極小的誤差范圍內。一般的磁鐵電源的控制系統無法滿足磁鐵電源脈沖運行的要求。
技術實現思路
本技術針對現有技術存在的問題，提供了一種以FPGA ( Field 一 Programmable Gate Array，即現場可編程門陣列)為硬件平臺的、以Quartus II禾Π Nios II為軟件平臺的搭建了以光纖及其連接器為信號載體的、以同步光纖組件模塊為核心功能部件的、可以實現離子加速器治癌數字電源同步運行的可編程片上系統。本系統以離子治癌加速器數字電源為受控對象，由此實現離子治癌加速器數字電源在脈沖運行模式下的同步觸發可靠的一種應用于離子加速器治癌的數字電源同步系統。為了實現上述目的，本技術專利采用以下技術方案一種應用于離子加速器治癌的數字電源同步系統，包括FPGA芯片，用于連接以太網的RJ45接口，將光信號轉化為數字信號的光纖接收器，所述的FPGA芯片依次通過用以實現FPGA芯片與遠程計算機的網絡通信的以太網芯片、網絡變壓器與所述的RJ45接口相連接，所述的FPGA芯片還依次通過數字隔離電路、單穩態多諧振蕩器與光纖接收器相連接；FPGA芯片還與脈沖寬度調制信號輸出通道模塊相連接。進一步，PGA芯片還分別與同步靜態隨機存取存儲器(SSRAM)、同步動態隨機存儲器(SDRAM)、JTAG協議模塊、串行存貯器(EPCS)、FLASH模塊相連接。進一步，所述的以太網芯片的地址線、數據線和讀寫控制引腳與FPGA芯片的一組 IO管腳相連，其物理層引腳連接至所述的網絡變壓器。進一步，所述的FPGA芯片的型號為美國Altera公司的Cyclone II EP2C70。進一步，所述的FPGA芯片上設置有同步光纖組件模塊、通用高精度數字調節器、 以太網控制器，均通過Avalon總線與Nios II CPU相連接。進一步，所述的FPGA芯片上還包括有同步靜態隨機存取存儲器(SSRAM)控制器、 同步動態隨機存儲器(SDRAM)控制器、Flash控制器、定時器、邊界掃描通用異步收發傳輸器(JTAG UART)、鎖相環(PLL)、串行存貯器(EPCS)控制器通過Avalon總線與Nios II CPU 相連接。進一步，所述的同步光纖組件模塊包括同步事例表存儲區、事例譯碼單元，事例譯碼單元將送入同步光纖組件模塊的電信號按照幅度和頻率進行譯碼并將譯碼發送至當前事例存儲區進行存儲；還包括有事例匹配單元，事例匹配單元將當前事例存儲區與同步事例表存儲區進行匹配，當前事例存儲區中的事例與同步事例表中的任一事例相同，則由中斷輸出單元延時同步事例表中該事例對應的延時時間后向Mos II CPU輸出一個中斷信號。本技術的有益效果能實現離子治癌加速器二極鐵、四極鐵、六極鐵等多種拓撲類型數字電源的脈沖波形觸發和波形切換，以及離子治癌加速器數字電源系統中多臺電源的同步啟動。附圖說明圖1為本技術硬件電路框圖；圖2為本技術同步系統框圖；圖3為技術同步光纖組件模塊結構框圖；圖4為本技術以太網通信流程圖；圖5為簡化的H橋直流/脈沖開關電源拓撲結構。具體實施方式以下結合附圖對本技術的原理和特征進行描述，所舉實例只用于解釋本技術，并非用于限定本技術的范圍。實施例1 見圖1、圖2、圖3所示，一種應用于離子加速器治癌的數字電源同步系統，包括FPGA芯片1，用于連接以太網的RJ45接口 2，將光信號轉化為數字信號的光纖接收器3，所述的FPGA芯片1依次通過用以實現FPGA芯片1與遠程計算機的網絡通信的以太網芯片4、網絡變壓器5與所述的RJ45接口 2相連接，所述的FPGA芯片1還依次通過數字隔離電路6、單穩態多諧振蕩器7與光纖接收器3相連接。FPGA芯片1還分別與同步靜態隨機存取存儲器(SSRAM) 8、同步動態隨機存儲器(SDRAM) 9、JTAG協議模塊10、串行存貯器 (EPCS) 11、FLASH模塊12相連接。所述的以太網芯片4的地址線、數據線和讀寫控制引腳與FPGA芯片1的一組IO管腳相連，其物理層引腳連接至所述的網絡變壓器。所述的FPGA 芯片的型號為美國Altera公司的Cyclone II EP2C70 ;FPGA芯片1還與脈沖寬度調制信號輸出通道模塊13相連接。所述的FPGA芯片1上設置有同步光纖組件模塊11、通用高精度數字調節器12、以太網控制器13，均通過Avalon總線14與Nios II CPU 15相連接。所述的FPGA芯片1上還包括有同步靜態隨機存取存儲器(SSRAM)控制器16、同步動態隨機存儲器(SDRAM)控制器17、Flash控制器18、定時器19、邊界掃描通用異步收發傳輸器(JTAG UART) 20、鎖相環 (PLL) 21、串行存貯器(EPCS) 22控制器通過Avalon總線14與Nios II CPU 15相連接。所述的同步光纖組件模塊11模塊包括同步事例表存儲區111、事例譯碼單元112， 事例譯碼單元112將送入同步光纖組件模塊11的電信號按照幅度和頻率進行譯碼并將譯碼發送至當前事例存儲區111進行存儲；還包括有事例匹配單元113，事例匹配單元113將當前事例存儲區114與同步事例表存儲區111進行匹配，當前事例存儲區114中的事例與同步事例表中的任一事例相同，則由中斷輸出單元115延時同步事例表中該事例對應的延時時間后向Nios II CPU輸出一個中斷信號。所述裝置實現的一種應用于離子加速器治癌的數字電源的同步方法，整體工作流程是(1)通用高精度數字調節器控制脈沖寬度調制脈沖寬度調制PWM信號輸出通道保持脈沖寬度調制PWM信號占空比和相位不變，數字電源即保持最后一次給定的電流值；(2)遠程計算機由以太網(數據傳輸的一種方式，以此為例)下傳同步事例表至 FPGA芯片上的可編程片上系統，系統中Nios II CPU將同步事例表存至同步光纖組件模塊的同步事例表存儲區；(3)當前同步事例信號由光纖接收器接收，同步光纖組件模塊的事例譯碼單元進行譯碼并送入當前事例存儲區；(4)同步光纖組件模塊匹配當前事例存儲區與同步事例表存儲區，如果匹配則同步光纖組件模塊向Mos II CPU發出中斷信號，此信號即為同步信號；(5)觸發一次脈沖波形輸出需要兩次同步信號，Nios II CPU接收到第一次同步信號時，會對原來存儲的波形進行插值，準備下一個要觸發的給定波形，此同步事例為插值波形事例；Nios II CPU接收到第二次同步信號時，會由通用高精度數字調節器按一定的時間間隔從剛剛準備好的給定波形中取數，計算脈沖寬度調制PWM信號輸出的占空比和相位，后由脈沖寬度調制PWM信號輸出通道輸出送至數字電源，數字電源由此組脈沖寬度調制PWM信號輸出相應的電流波形。(6)重復以上過程則可實現脈沖波形的連續輸出；(7)如果對于(5)中第一次收到同步信號時，要求插值的波形與前次輸出不同本文檔來自技高網...

【技術保護點】

【技術特征摘要】

【專利技術屬性】
技術研發人員：陳又新，王榮坤，趙江，閆懷海，黃玉珍，高大慶，周忠祖，吳鳳軍，燕宏斌，馮秀明，張華劍，
申請(專利權)人：中國科學院近代物理研究所，
類型：實用新型
國別省市：