一種半導體器件的金屬層結構、制造方法及其應用其的一種半導體器件技術

本發明專利技術涉及一種半導體器件的金屬層結構、制造方法及其應用其的一種半導體器件，包括：位于晶片之上的第一導電層，所述第一導電層包括一組分離的第一導電子層，所述一組第一導電子層具有n種不同的電極性，n≥2；在所述第一導電層上的第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上的第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上的第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露；位于所述第二通孔處的凸塊層，以將所述n種不同的電極性引出。

【技術實現步驟摘要】

本專利技術涉及一種集成半導體器件，尤其涉及一種半導體器件的金屬層結構及其制造方法。
技術介紹
對于大電流的電源集成電路而言，如單片集成的電壓調節器等，可以采用凸塊連接的倒裝封裝方式來取代傳統的帶引線的壓焊封裝方式(wire bonding)。由于采用倒裝封裝結構的集成器件具有非常低的外部連接電阻，所以，器件內部連接結構的電阻就變得至關重要。要降低功率損耗獲得高的效率，則必須降低器件內部連接結構的電阻。大多數的電源集成電路都是采用0. 25um以上的現有的成熟的半導體制造工藝來制造的。這些成熟的半導體制造工藝采用鋁，包括鋁合金，如鋁銅，作為連接結構的主要金屬材料。由于厚的金屬層能夠減小金屬電阻，因此，為了降低連接結構的電阻，通常采用厚的鋁金屬層，比如厚度2um及以上的鋁金屬層，作為這樣的內部連接結構。一般，在這些成熟的制造工藝的多層金屬層中，只有其中的最頂部的一層金屬層可以采用厚的鋁金屬層。參見圖la，所示為現有的一種采用凸塊結構的半導體器件的金屬層結構。其包括晶片101，位于晶片之上的金屬焊墊102，第一隔離層103覆蓋所述晶片101的剩余區域，第一隔離層103上的通孔103-1使所述金屬焊墊102裸露；凸塊下金屬層(UBM) 106沉積在通孔103-1處；凸塊(如焊錫球)設置在通孔103-1處的凸塊下金屬層UBM上，以將金屬焊墊 102的電極性向外引出?？梢?，采用這種半導體器件結構，只有所述金屬焊墊102所表示的一層金屬層；并且，每一凸塊107只允許在其正下方的單一的金屬焊墊102(電極)和一個通孔103-1 ；再者，凸塊107、通孔103-1和金屬焊墊102的尺寸通常情況下很大，而具有電極性的金屬焊墊102所表示的一層金屬層上的電極的布局、大小和間距受正上方凸塊的限制；因此，這樣的半導體器件金屬層結構，不同電極之間無法實現優化的低阻抗連接。參考圖lb，所示為現有的另一種采用銅線路重布層(RDL)的半導體器件的金屬層結構。其包括晶片101，位于晶片之上的金屬焊墊102，第一隔離層103覆蓋所述晶片101 的剩余區域，第一隔離層103上的通孔103-1使所述金屬焊墊102裸露；銅金屬層104位于所述第一隔離層103之上，并通過通孔103-1與所述金屬焊墊102實現電連接；第二隔離層 105覆蓋所述銅金屬層104和第一隔離層103的剩余區域，另一通孔105-1處作為新的金屬焊墊區域，以沉積凸塊。通過這種金屬層結構，銅金屬層103沿垂直方向A-A’通過第一隔離層103的通孔103-1與晶片上的原有金屬焊墊102接觸；而新的金屬焊墊區域105-1則沿另一垂直方向B-B’，以將金屬焊墊102的電極從另一方向引出，從而用于外部連接?？梢?， 采用這種半導體器件的金屬層結構，可沉積凸塊的通孔105-1的正下方無法允許第一隔離層103上的通孔103-1的存在；與圖Ia所示的實施例類似，通孔103-1和通孔105-1的尺寸和間距均較大，因此，這樣的帶有銅金屬層的半導體器件的金屬層結構，同樣無法實現不同電極之間的優化的低阻抗內部連接。可見，采用現有技術的半導體器件的金屬層結構，均無法獲得低的內部連接阻抗。 對大電流半導體器件(如功率器件)而言，這種缺陷將會更加顯著，功率損耗將會更大。但是，對大多數的電源類集成電路而言，尤其對于含有單片集成功率器件的集成電路，需要兩層較低電阻值的金屬層才能實現優化的內部連接結構。集成功率器件通常包括成千上萬的器件元胞，這些器件元胞的電極通過金屬層連接在一起。功率器件的每一器件元胞都具有兩個功率電極，通過這兩個功率電極大電流流入或者流出所述功率器件。例如，對于應用最廣泛的集成功率器件MOSFET橫向雙擴散金屬氧化物半導體場效應晶體管而言，兩個功率電極分別為器件的漏極和源極。如果該集成電路器件的金屬層結構能夠包括兩層低電阻值的金屬層，并且所述兩層低電阻值的金屬層上的電極的布局能夠保證所述低電阻值的金屬層與器件元胞的兩個功率電極之間可以實現優化的直接連接，則可以降低器件內部的總的連接電阻，從而能夠減小功率損耗。一些先進的半導體制造工藝，如線寬0. 18um或者以下，通過復雜的大馬士革銅互聯線工藝可以實現多個低阻值的銅金屬層。但是，對大多數線寬0. 25um以上的成本較低的成熟的制造工藝而言，大馬士革銅互聯線工藝并不能在這些工藝中使用。
技術實現思路
有鑒于此，本專利技術的目的在于在現有的成熟的半導體制造工藝中提供一種成本相對較小的可實現優化的低阻抗連接的具有兩層低阻值的金屬層的帶有凸塊的器件內部連接結構。依據本專利技術一實施例的一種半導體器件的金屬層結構制造方法，包括以下步驟在晶片上沉積第一導電層，所述第一導電層包括一組分離的第一導電子層，所述第一導電子層具有η種不同的電極性，η > 2 ；在所述第一導電層上沉積第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上沉積第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上沉積第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露，所述每一第二通孔在多個所述第一通孔的正上方；在所述第二通孔處沉積一凸塊，以形成凸塊層，從而將所述η種不同的電極性引出ο優選的，所述第二導電子層與多個所述第一導電子層的裸露的上表面連接。優選的，所述第二通孔在多個不同電極性的所述第一導電子層的正上方。優選的，所述第一導電層為由濺射工藝形成的厚鋁金屬層。優選的，所述第一導電層和所述晶片之間包括一層或者多層與所述第一導電層不同的金屬層。優選的，所述第一隔離層包括半導體器件的鈍化保護層。優選的，所述第一隔離層還包括位于所述鈍化保護層之上的聚酰亞胺層。 優選的，所述第二導電層為由電鍍工藝形成的銅導電層。優選的，所述凸塊為錫凸塊或者銅柱凸塊或者金凸塊。依據本專利技術一實施例的一種半導體器件的金屬層結構，包括位于晶片之上的第一導電層，所述第一導電層包括一組分離的第一導電子層，所述一組第一導電子層具有η種不同的電極性，η > 2 ；在所述第一導電層上的第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上的第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上的第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露，所述第二通孔在多個所述第一通孔的正上方；位于所述第二通孔處的凸塊層，以將所述η種不同的電極性引出。優選的，所述第二通孔在多個不同電極性的所述第一導電子層的正上方。優選的，所述第一導電層為由濺射工藝形成的厚鋁金屬層。進一步的，所述金屬層結構還包括位于所述第一導電層和所述晶片之間的一層或者多層與所述第一導電層不同的金屬層。優選的，所述第一隔離層包括半導體器件的鈍化保護層。優選的，所述第一隔離層還包括位于所述鈍化保護層之上的聚酰亞胺層。優選的，所述第二導電層包括由電鍍工藝形成本文檔來自技高網...

【技術保護點】

【技術特征摘要】

【專利技術屬性】
技術研發人員：游櫀東，
申請(專利權)人：杭州矽力杰半導體技術有限公司，
類型：發明
國別省市：