晶片封裝體及其制作方法技術(shù)

本發(fā)明專利技術(shù)提供一種晶片封裝體及其制作方法，晶片封裝體包括一半導(dǎo)體基底，具有相反的一第一表面與一第二表面，且第一表面具有一凹槽；一漏極電極，配置于第一表面上并覆蓋凹槽；一源極電極，配置于第二表面上，且與覆蓋凹槽的漏極電極對(duì)應(yīng)設(shè)置；以及一柵極電極，配置于第二表面上。本發(fā)明專利技術(shù)可提升導(dǎo)電效能，并提供足夠的結(jié)構(gòu)強(qiáng)度，以避免在傳送半導(dǎo)體基底的過(guò)程中產(chǎn)生破片等情況，且在封裝制程中，半導(dǎo)體基底可維持一定的平整度而不會(huì)因?yàn)楹穸冗^(guò)薄而有邊緣翹曲等情況產(chǎn)生。

【技術(shù)實(shí)現(xiàn)步驟摘要】

本專利技術(shù)有關(guān)于封裝技術(shù)，且特別是有關(guān)于。
技術(shù)介紹
晶片封裝制程是形成電子產(chǎn)品過(guò)程中的一重要步驟。晶片封裝體除了將晶片保護(hù)于其中，使免受外界環(huán)境污染外，還提供晶片內(nèi)部電子元件與外界的電性連接通路。使晶片封裝體的效能提升且維持一定的結(jié)構(gòu)強(qiáng)度已成為重要課題。
技術(shù)實(shí)現(xiàn)思路
本專利技術(shù)一實(shí)施例提供一種晶片封裝體，包括一半導(dǎo)體基底，具有相反的一第一表面與一第二表面，且第一表面具有一凹槽；一漏極電極，配置于第一表面上并覆蓋凹槽；一源極電極，配置于第二表面上，且與覆蓋凹槽的漏極電極對(duì)應(yīng)設(shè)置；以及一柵極電極，配置于第二表面上。本專利技術(shù)所述的晶片封裝體，還包括一導(dǎo)電結(jié)構(gòu)，電性連接該柵極電極，并延伸至該第一表面上。本專利技術(shù)所述的晶片封裝體，該半導(dǎo)體基底具有一對(duì)應(yīng)于該柵極電極的通孔，該導(dǎo)電結(jié)構(gòu)位于該通孔中并連接該柵極電極。本專利技術(shù)所述的晶片封裝體，該通孔的鄰近該第二表面的部分具有一階梯式側(cè)壁。本專利技術(shù)所述的晶片封裝體，還包括一絕緣層，位于該第二表面上，該絕緣層覆蓋該柵極電極并具有一開(kāi)口以暴露出該源極電極；以及一導(dǎo)電層，配置于該絕緣層上并經(jīng)由該開(kāi)口連接該源極電極。本專利技術(shù)所述的晶片封裝體，還包括一阻擋層，配置于該第一表面上，并位于該漏極電極與該導(dǎo)電結(jié)構(gòu)之間。本專利技術(shù)所述的晶片封裝體，該第一表面具有多個(gè)凹槽，且該漏極電極覆蓋所述凹槽。本專利技術(shù)所述的晶片封裝體，還包括一絕緣層，位于該導(dǎo)電結(jié)構(gòu)與該半導(dǎo)體基底之間，以使該導(dǎo)電結(jié)構(gòu)與該半導(dǎo)體基底電性絕緣。本專利技術(shù)所述的晶片封裝體，該漏極電極順應(yīng)性地覆蓋該凹槽的底部與側(cè)壁。本專利技術(shù)所述的晶片封裝體，該凹槽的底部與該第二表面的間距約為150微米至5 微米。本專利技術(shù)另一實(shí)施例提供一種晶片封裝體，包括一半導(dǎo)體基底，具有相反的一第一表面與一第二表面，并具有至少一凹槽，凹槽自第一表面向第二表面延伸，且凹槽具有一底部；一漏極電極，配置于第一表面上并覆蓋凹槽；一源極電極，配置于第二表面上，且與覆蓋凹槽的漏極電極對(duì)應(yīng)設(shè)置；一柵極電極，配置于第二表面上；一導(dǎo)電結(jié)構(gòu)，電性連接?xùn)艠O電極，并貫穿半導(dǎo)體基底以延伸至第一表面上；一絕緣層，位于第二表面上，絕緣層覆蓋柵極電極并具有一開(kāi)口以暴露出源極電極；以及一導(dǎo)電層，配置于絕緣層上并經(jīng)由開(kāi)口連接源極電極。本專利技術(shù)又一實(shí)施例提供一種晶片封裝體的制作方法，包括提供一半導(dǎo)體基底、一源極電極與一柵極電極，其中半導(dǎo)體基底具有相反的一第一表面與一第二表面，源極電極與柵極電極位于第二表面上；于第一表面上形成一第一凹槽，第一凹槽對(duì)應(yīng)于源極電極； 以及于第一表面上形成一覆蓋第一凹槽的漏極電極。本專利技術(shù)所述的晶片封裝體的制作方法，還包括于該半導(dǎo)體基底上形成一通孔，該通孔對(duì)應(yīng)于該柵極電極；以及于該通孔中形成一導(dǎo)電結(jié)構(gòu)，該導(dǎo)電結(jié)構(gòu)連接該柵極電極并延伸至該第一表面上。本專利技術(shù)所述的晶片封裝體的制作方法，還包括在形成該導(dǎo)電結(jié)構(gòu)之前，于該第一表面與該通孔的內(nèi)壁上形成一絕緣層，以使該導(dǎo)電結(jié)構(gòu)與該半導(dǎo)體基底電性絕緣。本專利技術(shù)所述的晶片封裝體的制作方法，該漏極電極與該導(dǎo)電結(jié)構(gòu)于同一步驟中形成。本專利技術(shù)所述的晶片封裝體的制作方法，該漏極電極與該導(dǎo)電結(jié)構(gòu)的形成包括在形成該第一凹槽與該通孔之后，于該第一表面上并于該第一凹槽與該通孔之間形成一電鍍罩幕層；進(jìn)行一電鍍制程，以于該第一凹槽、該通孔以及該電鍍罩幕層暴露出的該第一表面上形成該漏極電極與該導(dǎo)電結(jié)構(gòu)；以及移除該電鍍罩幕層。本專利技術(shù)所述的晶片封裝體的制作方法，還包括在形成該導(dǎo)電結(jié)構(gòu)之后，于該第一表面上并于該漏極電極與該導(dǎo)電結(jié)構(gòu)之間形成一阻擋層。本專利技術(shù)所述的晶片封裝體的制作方法，該通孔的形成包括于該第一表面上形成一第二凹槽，該第二凹槽位于該柵極電極上方；以及在形成該第一凹槽的同時(shí)，移除該半導(dǎo)體基底的位于該第二凹槽下方的部分。本專利技術(shù)所述的晶片封裝體的制作方法，該通孔的形成還包括在該第一表面上形成一罩幕層，該罩幕層具有一第一開(kāi)口以暴露部分該半導(dǎo)體基底；以該罩幕層為罩幕移除該第一開(kāi)口所暴露出的該半導(dǎo)體基底，以形成該第二凹槽；圖案化該罩幕層，以形成至少一第二開(kāi)口并擴(kuò)大該第一開(kāi)口的寬度；以該罩幕層為罩幕移除該第二開(kāi)口與該第一開(kāi)口所暴露出的該半導(dǎo)體基底，以形成該第一凹槽與該通孔；以及移除該罩幕層。本專利技術(shù)所述的晶片封裝體的制作方法，還包括于該第二表面上形成一絕緣層，該絕緣層覆蓋該柵極電極，并具有一開(kāi)口以暴露出該源極電極；以及于該絕緣層上形成一導(dǎo)電層，該導(dǎo)電層經(jīng)由該開(kāi)口連接該源極電極。本專利技術(shù)可提升導(dǎo)電效能，并提供足夠的結(jié)構(gòu)強(qiáng)度，以避免在傳送半導(dǎo)體基底的過(guò)程中產(chǎn)生破片等情況，且在封裝制程中，半導(dǎo)體基底可維持一定的平整度而不會(huì)因?yàn)楹穸冗^(guò)薄而有邊緣翹曲等情況產(chǎn)生。附圖說(shuō)明圖1繪示本專利技術(shù)一實(shí)施例的晶片封裝體的剖面圖。圖2A至圖2D繪示本專利技術(shù)多個(gè)實(shí)施例的晶片封裝體的凹槽的多種變化的俯視圖。圖3繪示本專利技術(shù)一實(shí)施例的晶片封裝體的剖面圖。圖4繪示本專利技術(shù)另一實(shí)施例的晶片封裝體的剖面圖。圖5A至圖5N繪示本專利技術(shù)一實(shí)施例的晶片封裝體的制程剖面圖。圖6A至圖6K繪示本專利技術(shù)一實(shí)施例的晶片封裝體的制程剖面圖。附圖中符號(hào)的簡(jiǎn)單說(shuō)明如下100、400 晶片封裝體；110 半導(dǎo)體基底；112 第一表面；114 第二表面；116、 620 凹槽；116a 底部；116b 側(cè)壁；118 導(dǎo)電結(jié)構(gòu)；119 源極區(qū)；120 漏極電極；130 源極電極；140 柵極電極；150,160 絕緣層；152、162、164、512、522、632 開(kāi)口 ；170 導(dǎo)電層；180 阻擋層；510、520、610、630 罩幕層；530 晶種層力40 電鍍罩幕層；550 導(dǎo)電層； 612 第一開(kāi)口 ；614 第二開(kāi)口 ；A 深度；Bi、B2、WU W2 寬度；D 間距；T 通孔；Tl 通孔的側(cè)壁；S:側(cè)壁；V:介層窗結(jié)構(gòu)。具體實(shí)施例方式以下將詳細(xì)說(shuō)明本專利技術(shù)實(shí)施例的制作與使用方式。然應(yīng)注意的是，本專利技術(shù)提供許多可供應(yīng)用的專利技術(shù)概念，其可以多種特定型式實(shí)施。文中所舉例討論的特定實(shí)施例僅為制造與使用本專利技術(shù)的特定方式，非用以限制本專利技術(shù)的范圍。此外，在不同實(shí)施例中可能使用重復(fù)的標(biāo)號(hào)或標(biāo)示。這些重復(fù)僅為了簡(jiǎn)單清楚地?cái)⑹霰緦＠夹g(shù)，不代表所討論的不同實(shí)施例及/ 或結(jié)構(gòu)之間必然具有任何關(guān)連性。再者，當(dāng)述及一第一材料層位于一第二材料層上或的上時(shí)，包括第一材料層與第二材料層直接接觸或間隔有一或更多其他材料層的情形。本專利技術(shù)一實(shí)施例的晶片封裝體可用以封裝金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管晶片， 例如是功率模組晶片。然其應(yīng)用不限于此，例如在本專利技術(shù)的晶片封裝體的實(shí)施例中，其可應(yīng)用于各種包含有源元件或無(wú)源元件(active or passive elements)、數(shù)字電路或模擬電路 (digital or analog circuits)等集成電路的電子兀件(electronic components)，例如(opto electronic devices) ,UMl^M^E (Micro Electro Mechanical System ;MEMS)、微流體系統(tǒng)(micro fluidic systems)、或利用熱、光線及壓力等物理量變化來(lái)測(cè)量的物理感測(cè)器(Physical Sensor)。特別是可選擇使用晶圓級(jí)封裝(wafer scale package ；WSP)制程對(duì)影像感測(cè)元件、本文檔來(lái)自技高網(wǎng)...

【技術(shù)保護(hù)點(diǎn)】

【技術(shù)特征摘要】
...

【專利技術(shù)屬性】
技術(shù)研發(fā)人員：張恕銘，何彥仕，姚皓然，
申請(qǐng)(專利權(quán))人：精材科技股份有限公司，
類型：發(fā)明
國(guó)別省市：