本發明專利技術公開了一種電感器，包括第一芯材、導線、第二芯材以及第一導線架。第一芯材的第一側具有容置空間，且第一芯材的第二側具有凹陷部，其中第一側與第二側相對。第一芯材具有第一高度。導線設置于容置空間中。第二芯材設置于第一芯材的第一側，且覆蓋容置空間。第一導線架具有嵌合部，且嵌合部嵌合于凹陷部中。嵌合部具有第二高度。在嵌合部嵌合于第一芯材的凹陷部后，嵌合部與第一芯材的總高度小于第一高度與第二高度的和。本發明專利技術將電感器的導線架嵌合于芯材。當此電感器與IC芯片進行系統整合封裝時，可有效降低整體高度，使得電子產品利于薄型化的設計。
【技術實現步驟摘要】
本專利技術涉及一種電感器，特別是涉及一種可與IC芯片進行系統整合封裝(System-In-Package, SIP)的電感器。
技術介紹
電感器是存儲電流通過磁場所產生的能量的被動電子組件，電感值是用來測量電感器存儲磁能的能力。電感器一般是用導線纏繞成線圈形狀，而根據法拉第感應定律(Faraday' s Law of hduction)，導線纏繞的匝數能增強線圈內的磁場。電感值是由載流導體周圍所形成的磁場產生，此載流導體有反抗電流變化的趨勢。導線的圈數、導線的截面積與導線材料都會影響電感值的大小。舉例而言，使用高導磁率的磁性材料(例如氧鐵化合物)來纏繞導體，會使磁通量增加。目前，已有多種不同結構設計的電感器揭露于現有技術中。例如，日本專利公告第3083909號揭露一種鼓型結構(drum type)的電感器；美國專利公告第7477122號揭露另一種鼓型結構的電感器；美國專利公開第20090160595號揭露電感器與IC芯片整合的結構。一般而言，現有電感器大多利用下列兩種方式與IC芯片進行整合。1)直接由電感器的下磁芯延伸出引腳，以與電路板上的焊腳焊接。然而，為了維持一定的結構強度，下磁芯便需保留一定的厚度，從而使得整合后的整體高度增加。2)在電感器的下磁芯下方外接導線架，以與IC芯片的導線架焊接。然而，外接導線架的高度會使得整合后的整體高度增加。因此，在所需電感值相同的情況下，現有電感器在與IC芯片進行堆棧封裝時，并無法降低整體高度，不利于薄型化的設計。
技術實現思路
本專利技術的目的在于提供一種電感器，其將導線架嵌合于芯材。當此電感器與IC芯片進行系統整合封裝時，可有效降低整體高度，使得電子產品利于薄型化的設計。本專利技術的另一目的在于提供一種電感器，其利用導線架提供可與導線進行焊接的平臺，以提供較堅固的焊接強度。基于上述目的，本專利技術提供一種電感器，包括第一芯材、導線、第二芯材以及第一導線架。第一芯材的第一側具有容置空間，且第一芯材的第二側具有凹陷部，其中第一側與第二側相對。第一芯材具有第一高度。導線設置于容置空間中。第二芯材設置于第一芯材的第一側，且覆蓋容置空間。第一導線架具有嵌合部，且嵌合部嵌合于凹陷部中。嵌合部具有第二高度。在嵌合部嵌合于第一芯材的凹陷部后，嵌合部與第一芯材的總高度小于第一高度與第二高度的和。基于上述目的，本專利技術還提供一種電感器，包括第一芯材、導線、第二芯材以及第一導線架。第一芯材的第一側具有容置空間，且第一芯材的第二側具有凹陷部，其中第一側與第二側相對。第一芯材的側邊具有破孔。導線設置于容置空間中。第二芯材設置于第一4芯材的第一側，且覆蓋容置空間。第一導線架具有嵌合部以及焊接平臺，嵌合部嵌合于凹陷部中，且焊接平臺連接于嵌合部。導線的一端經由破孔伸出而焊接于焊接平臺上。基于上述目的，本專利技術還提供一種電子組件，包括第一芯材、導線、第二芯材以及第一導線架。第一芯材的第一側具有容置空間，且第一芯材的第二側具有凹陷部，其中第一側與第二側相對。第一芯材的角落具有破孔。導線設置于容置空間中。第二芯材設置于第一芯材的第一側，且覆蓋容置空間。第一導線架具有嵌合部，且嵌合部嵌合于凹陷部中。導線的一端經由破孔伸出而焊接于嵌合部上。根據上述技術方案，本專利技術的電感器至少具有下列優點及有益效果本專利技術將電感器的導線架嵌合于芯材。當此電感器與IC芯片進行系統整合封裝時，可有效降低整體高度，使得電子產品利于薄型化的設計。此外，本專利技術的電感器利用導線架提供可與導線進行焊接的平臺，以提供較堅固的焊接強度。上述說明僅是本專利技術技術方案的概述，為了能夠更清楚地了解本專利技術的技術手段，而可依照說明書的內容予以實施，并且為了讓本專利技術的上述和其它目的、特征和優點能夠更明顯易懂，以下特舉多個實施例，并配合附圖，詳細說明如下。附圖說明圖1是根據本專利技術一實施例的電感器與IC芯片封裝結構的組合示意圖。圖2是圖1中的電感器的爆炸圖。圖3是圖1中的電感器的前視圖。圖4是根據本專利技術另一實施例的電感器的外觀圖。圖5是圖4中的電感器的爆炸圖。圖6是圖4中的電感器于另一視角的外觀圖。圖7是圖6中的電感器的爆炸圖。圖8是圖4中的電感器的前視圖。圖9是圖4中的電感器移除第二芯材的外觀圖。圖10是圖4中的電感器與IC芯片封裝結構的組合示意圖。圖11是根據本專利技術另一實施例的電感器與IC芯片的第二導線架的示意圖<其中，附圖標記說明如下3、712,5216、56、56'100,500104,504162700SlHO、HO'H2、H2'1、5、5'10,5014,5470102,502160,560164,564702S2HUHl'電感器第一芯材Λ-Λ- ~· -++-4-4-弟一心材第二導線架凹陷部嵌合部引腳電性接點第二側第一高度IC芯片封裝結構導線第一導線架容置空間破孔焊接平臺凹槽第一側總尚度第一尚度具體實施例方式請參考圖1至圖3，圖1是根據本專利技術一實施例的電感器1與IC芯片封裝結構3的組合示意圖，圖2是圖1中的電感器1的爆炸圖，圖3是圖1中的電感器1的前視圖。電感器1是存儲電流通過磁場所產生的能量的被動電子組件。如圖1至圖3所示，電感器1包括第一芯材10、導線12、第二芯材14以及二第一導線架16。第一芯材10以及第二芯材14的材料可以是鐵粉、氧鐵化合物、永久磁鐵或其它磁性材料。第一芯材10以及第二芯材14的形狀不以圖中所示的矩形為限，可根據實際應用而設計成其它形狀，例如圓形、橢圓形、多邊形等。導線12可以是由銅線纏繞而成的繞線式線圈。如圖2所示，第一芯材10的第一側Sl具有容置空間100，且第一芯材10的第二側S2具有四個凹陷部102(由于視角關系，圖2中只顯示三個凹陷部102)，其中第一側Sl與第二側S2相對。于此實施例中，四個凹陷部102分別位于第一芯材10的周圍的四個角落，使得容置空間100的可利用面積可以達到最大。于此實施例中，二第一導線架16分別具有相對的二嵌合部160、焊接平臺162以及引腳164，其中焊接平臺162連接于二嵌合部160之間，且引腳164自焊接平臺162伸出。于實際應用中，第一導線架16可通過沖鍛制程一次成型。于組裝電感器1時，先將導線12設置于容置空間100中。接著，將第二芯材14設置于第一芯材10的第一側Si，且覆蓋容置空間100。之后，再將第一導線架16的嵌合部160嵌合于第一芯材10的第二側S2的對應的凹陷部102中。于此實施例中，第一芯材10的相對的二側邊分別具有破孔104，因此導線12的二端可分別經由對應的破孔104伸出而焊接于對應的第一導線架16的焊接平臺162上，以提供較堅固的焊接強度。如圖3所示，第一芯材10具有第一高度H1，且第一導線架16的嵌合部160具有第二高度H2。在第一導線架16的嵌合部160嵌合于第一芯材10的凹陷部102后，嵌合部160與第一芯材10的總高度HO小于第一高度Hl與第二高度H2的和。如圖1所示，在將電感器1與IC芯片封裝結構3進行系統整合封裝時，可利用第一導線架16架出空橋，而與下方IC芯片封裝結構3的電性接點(未顯示)連接。于此實施例中，IC芯片封裝結構3是利用封裝膠體將IC芯片及其導線架封裝于其中所構成。由于IC芯片封裝技術是一般現有工藝的普遍技術，在此不再贅述。如前所本文檔來自技高網...
【技術保護點】
【技術特征摘要】
【專利技術屬性】
技術研發人員：吳宗展，
申請(專利權)人：乾坤科技股份有限公司，
類型：發明
國別省市：
還沒有人留言評論。發表了對其他瀏覽者有用的留言會獲得科技券。