雙重化控制裝置制造方法及圖紙

提供避免結構復雜且低價的雙重化控制裝置。雙重化控制裝置具備：第一控制器(10)；第二控制器(11)；I/O模塊(12、13)，能與外部設備(14、15)連接；輸入輸出總線(1)，具備：安裝有第一控制器的第一插口(1-1)、安裝有第二控制器的第二插口(1-2)和安裝有I/O模塊的多個插口(1-3～1-N)，第一控制器和第二控制器分別具備：控制部(102、112)、向輸入輸出總線(1)輸出數據和從輸入輸出總線輸入數據的接口部(101、111)、能夠由控制部和接口部訪問的存儲器(100、110)，輸入輸出總線為并行總線、串行總線、LAN電纜中的某個。

【技術實現步驟摘要】

本專利技術的實施方式涉及雙重化控制裝置。
技術介紹
對工場、公共施設等的各種設備的動作進行控制的控制器中，存在該控制器產生某種異常而導致控制對象的設備停止那樣的重大事故的可能性。一般而言，存在有如下那樣構成的待機冗長型的雙重化控制裝置，該雙重化控制裝置構成為，相對于這種控制對象連接有相同結構的2個控制器，將任意一個控制器作為運轉系統、將另一個控制器作為待機系統，通常僅通過運轉系統對控制對象進行控制，在運 轉系統產生異始終，將待機系統切換為運轉系統用，來繼續進行控制。在這種雙重化控制裝置中，2個控制器之中的一個控制器處于運轉狀態，并且另一個控制器為了備用而處于待機狀態，在控制器之間相互監視對方的運轉狀態，如果運轉系統停滯，則待機系統檢測到該情況，將待機系統切換為運轉系統來繼續執行控制。因而，以往的雙重化控制裝置具備用于相互對對方的控制器的狀態進行檢測和通知的狀況傳送路徑(總線)；對該狀況傳送路徑(總線)進行接口連接的狀況傳送路徑(總線)輸入輸出端口 ；用于將執行結果信息向對方的控制器傳送的數據傳送路徑(總線)，其中，該執行結果是用于控制器在備用時繼續執行控制的數據；對該數據傳送路徑(總線)進行接口連接的數據傳送路徑(總線)接口 ；以及用于對執行結果信息進行接收和發送的緩沖器。根據這種結構，能夠構成減少了系統停滯的概率且可靠性較高的雙重化控制裝置。以往的具備雙重化功能的控制器，根據其重要性而具備專用的雙重化控制部，使用該雙重化控制部專門對雙重化信息進行交接的同時來實現雙重化方式。以往的具備雙重化功能的控制器，為了能夠通過專用的雙重化控制部高速地進行大量雙重化信息的交接，而使得雙重化控制部的結構變得復雜并且變得比較高價。因此，在小規模的設備或生產線等的工業領域中使用的控制器中，是很難采用高價的構造的。
技術實現思路
本專利技術是鑒于上述情況而進行的，其目的在于提供一種避免結構變得復雜且低價的雙重化控制裝置。實施方式的雙重化控制裝置的特征在于，第一控制器；第二控制器；1/0模塊，能夠與外部設備連接；以及輸入輸出總線，具備安裝有上述第一控制器的第一插口、安裝有上述第二控制器的第二插口和安裝有上述I/o模塊的多個插口，上述第一控制器和上述第二控制器分別具備控制部、向上述輸入輸出總線輸出數據和從上述輸入輸出總線輸入數據的接口部、以及能夠由上述控制部和上述接口部訪問的存儲器，上述輸入輸出總線為并行總線、串行總線和LAN電纜中的某個。根據上述結構的雙重化控制裝置，能夠實現不需要專用的雙重化控制部的、簡單且低價的雙重化控制裝置。即，根據本實施方式，能夠提供避免了結構變得復雜且低價的雙重化控制裝置。附圖說明圖I是用于說明實施方式的雙重化控制裝置的一結構例的圖。圖2是用于說明圖I所示的雙重化控制裝置的數據流動的一例的圖。圖3是用于說明圖I所示的雙重化控制裝置的數據流動的一例的圖。圖4是表示圖I所示的輸入輸出總線的插口及I/O空間的分配的一例的圖。圖5是用于說明圖I所示的雙重化控制裝置的初始化處理的一例的流程圖。圖6是用于說明圖I所示的雙重化控制裝置的運轉系統處理的一例的流程圖。圖7是用于說明圖I所示的雙重化控制裝置的待機系統處理的一例的流程圖。圖8是用于說明圖I所示的雙重化控制裝置的運轉系統處理及待機系統處理的一例的時序圖。圖9是用于說明圖I所示的雙重化控制裝置的切換動作的一例的時序圖。具體實施例方式以下，參照附圖對實施方式進行說明。圖I示出了本實施方式的雙重化控制裝置的一結構例。本實施方式的雙重化控制裝置具備主(primary)側控制器10、副(secondary)側控制器11、1/0輸出模塊12、1/0輸入模塊13和輸入輸出總線I。主側控制器 10、副側控制器11、1/0輸出模塊12及I/O輸入模塊13構成為，分別安裝于在輸入輸出總線I設置的插口(slot)，能夠通過輸入輸出總線I相互收發信號。主側控制器10具備接口部101，用于進行向輸入輸出總線I的信號發送和從輸入輸出總線I的信號接收；存儲器MEMP100 ;以及CPU部102，對接口部101和存儲器MEMP100進行控制。存儲器MEMP100與接口部101連接。因此，主側控制器10能夠進行從副側控制器11、I/O輸出模塊12及I/O輸入模塊13接收的數據的寫入、以及數據的讀出。此外，還能夠進行從CPU部102向存儲器MEMP100的數據寫入和從存儲器MEMSl 10向CPU部102的數據讀出。接口部101和CPU部102通過內部總線103連接。CPU部102能夠經由內部總線103、接口部101及輸入輸出總線1，對其它模塊11、12、13的存儲器MEMS110、MEMO 120,MEMI130直接進行讀寫。CPU部102具備在被安裝在輸入輸出總線I的插口位置判斷是主側還是副側的單元(未圖示)；和根據對方的運轉模式等判斷自身是運轉系統還是待機系統的單元(未圖示)。主側控制器10即CPU部102在被搭載于運轉系統控制器的情況下，還具備對I/0輸入模塊12、13輸入輸出數據的單元(未圖示)；執行用戶控制程序的單元(未圖示)；為了使待機系統控制器和執行結果數據等值化而將執行結果數據寫入待機系統控制器的存儲器的單元(未圖示)；以及將自身的運轉模式寫入待機系統控制器的存儲器、并且從待機系統控制器的存儲器讀出對方的運轉模式的單元(未圖示)。CPU部102在被搭載于待機系統控制器的情況下，還具備將自己的運轉模式寫入自己的存儲器，讀出從對方向自己的存儲器寫入了的對方的運轉模式，來判定下一個運轉模式的單元(未圖示)；以及使自己作為運轉系統進行運轉的單元(未圖示)。副側控制器11是與主側控制器10同樣的結構。即，副側控制器11具備接口部111，用于進行向輸入輸出總線I的信號發送和從輸入輸出總線I的信號接收；存儲器MEMSl 10 ;以及CPU部112，對接口部111和存儲器MEMSl 10進行控制。存儲器MEMSl 10與接口部111連接。因此，副側控制器11能夠進行從主側控制器10、I/O輸出模塊12和I/O輸入模塊13接收的數據的寫入、以及數據的讀出。此外，還能 夠進行從CPU部112向存儲器MEMS110的數據寫入和從存儲器MEMSl 10向CPU部112的數據讀出。接口部111和CPU部112通過內部總線113連接。CPU部112經由內部總線113、接口部111及輸入輸出總線1，能夠對其它模塊10、12、13的存儲器MEMP100、MEMO 120,MEMI130直接進行讀寫。CPU部112具備在被安裝于輸入輸出總線I的插口位置判斷是主側還是副側的單元(未圖示)；根據對方的運轉模式等判斷自身是運轉系統還是待機系統的單元(未圖示)。關于此處的判斷方法將作為初始化處理在之后進行說明。副側控制器10即CPU部112在被搭載于運轉系統控制器的情況下，還具備對I/O輸入模塊12、13輸入輸出數據的單元(未圖示)；執行用戶控制程序的單元(未圖示)；為了使待機系統控制器與執行結果數據等值化而將執行結果數據寫入待機系統控制器的存儲器的單元(未圖示)；將自身的運轉模式寫入待機系統控制器的存儲器并且從待機系統控制器的存儲器讀出對方的運轉模式的單元(未圖示)。CPU部112在被搭載于待機系統控制器的本文檔來自技高網...

【技術保護點】

【技術特征摘要】
...

【專利技術屬性】
技術研發人員：甲斐浩一，
申請(專利權)人：株式會社東芝，
類型：發明
國別省市：